嵌入式多媒體開發(fā)平臺(tái)的設(shè)計(jì)和實(shí)現(xiàn)
【文章頁(yè)數(shù)】:101 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖2.1嵌入式系統(tǒng)結(jié)構(gòu)圖
了AVS的碼流結(jié)構(gòu)與解碼原理等,為后續(xù)章節(jié)的多媒體平臺(tái)開發(fā)提供理論支持。2.1系統(tǒng)結(jié)構(gòu)與開發(fā)流程嵌入式系統(tǒng)的基本結(jié)構(gòu)如圖2.1所示,包括硬件平臺(tái)和軟件平臺(tái)兩大部分。嵌入式系統(tǒng)的硬件平臺(tái)是由處理器和外圍設(shè)備組成,處理器是嵌入式硬件平臺(tái)的核心,一般有三類:微處理器、微控制器和SOC芯....
圖3.1硬件平臺(tái)結(jié)構(gòu)框圖
(4)硬件接口部分設(shè)計(jì)了基本的音視頻輸入輸出接口、作為大容量存儲(chǔ)器的硬盤接口以及一些通用的擴(kuò)展接口,如USB、CF/PCMCIA等。圖3.1所示為本文所設(shè)計(jì)開發(fā)板的具體框圖。
圖3.12CPLD電路(CF與PCMCIA部分)
方向的控制由圖中的DATA_DIR實(shí)現(xiàn),DATA_DIR連接外部的電平轉(zhuǎn)換芯片74LVC164245的DIR管腳,DIR管腳電平的高低會(huì)導(dǎo)致電平轉(zhuǎn)換管腳功能的切換,從而實(shí)現(xiàn)傳輸方向的控制:圖中沒有地址線,因?yàn)榈刂肪是單向傳輸?shù)模恍枰M(jìn)行方向控制。
圖3.13CF接口電路
RDY_BSY、一INPACK和RESET等管腳連接到CPU的GPIO,即電路圖中以270為前綴的信號(hào),接口的地址線和數(shù)據(jù)線分別與MAIN_A和MAIN_D連接,MAIN_A和MAIN_D為CPU的地址、數(shù)據(jù)總線經(jīng)過雙向收發(fā)器(74ALVC164245)擴(kuò)展的信號(hào)。PCMCIA接....
本文編號(hào):3989013
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3989013.html