面向微處理器設(shè)計(jì)的動(dòng)態(tài)二進(jìn)制翻譯技術(shù)研究
【文章頁數(shù)】:110 頁
【學(xué)位級別】:博士
【部分圖文】:
圖.22BOA的指令格式為了實(shí)現(xiàn)高頻率,BOA采用了中等長度流水線的簡單硬件設(shè)計(jì),流水線分為6級,如圖2.3所示
國防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文VMM生成的PwoePrC指令的翻譯。BOA中的翻譯一單元是單路徑的指令執(zhí)行序列Trace,其平均長度對SPECint95基準(zhǔn)程序?yàn)榍身鏞條指令。為了維護(hù)PowerPC的精確異常語義,BOA中采用了軟硬件結(jié)合的機(jī)制,在Trace翻譯代碼執(zhí)行之前將寄....
圖.23BOA的流水線結(jié)構(gòu)
圖.23BOA的流水線結(jié)構(gòu)大。這種結(jié)果比起現(xiàn)存的超標(biāo)量處理器相差不多,但是和其它的實(shí)驗(yàn)數(shù)據(jù)相比要略低一些[54]?2.2Cursoe處理器Trnamseta公司于2000年發(fā)布的Cursoe處理器[23]是第一個(gè)采用二進(jìn)制翻譯技術(shù)的商業(yè)微處理器產(chǎn)品。它由底層硬件的執(zhí)行引擎和運(yùn)行....
圖2.40,uosc處理器上的軟件層次結(jié)構(gòu)
圖.23BOA的流水線結(jié)構(gòu)這種結(jié)果比起現(xiàn)存的超標(biāo)量處理器相差不多,但是和其它的實(shí)驗(yàn)數(shù)據(jù)相比要4]?2.2Cursoe處理器Trnamseta公司于2000年發(fā)布的Cursoe處理器[23]是第一個(gè)采用二進(jìn)制翻譯業(yè)微處理器產(chǎn)品。它由底層硬件的執(zhí)行引擎和運(yùn)行在其上面的代碼翻譯軟Tr....
圖.25Curose底層處理器指令編碼格式在Cursoe的底層處理器中也設(shè)置了一些支持硬件,以易于CMS進(jìn)行代碼翻譯,包括影子寄存器,前瞻執(zhí)行支持,別名硬件,自修改代碼檢測機(jī)制等
國防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文x86指令集結(jié)構(gòu)和底層處理器硬件分開,使得硬件可以與傳統(tǒng)的x8層硬件也可以有很大改變而不影響遺留的x86軟件。在Trnasmeta計(jì)者選擇了最小化芯片面積與功耗作為設(shè)計(jì)目標(biāo)。相比要達(dá)到相設(shè)計(jì)者減少了大約3/4的晶體管數(shù)目的使用,也大約減少了相應(yīng)比積....
本文編號(hào):3961655
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3961655.html