發(fā)布時(shí)間：2024-04-20 03:15

　　雙核優(yōu)卡是一種具有新型安全體系結(jié)構(gòu)的智能卡,能夠存儲(chǔ)多個(gè)COS及其應(yīng)用。它采用完全隔離的思想實(shí)現(xiàn)COS間的存儲(chǔ)安全和訪問安全。 I/O通道是雙核優(yōu)卡與終端進(jìn)行串行數(shù)據(jù)傳輸?shù)那�。它的�?shù)據(jù)傳輸功能根據(jù)模塊分層理論可以分成物理層、數(shù)據(jù)鏈路層和應(yīng)用層。物理層和數(shù)據(jù)鏈路層的功能由串行通信接口實(shí)現(xiàn),8051微控制器核實(shí)現(xiàn)應(yīng)用層協(xié)議處理。 串行通信接口使用內(nèi)部時(shí)鐘源,并使用兩個(gè)I/O口,它由波特率發(fā)生器、發(fā)送模塊、接收模塊和FIFO模塊構(gòu)成。波特率發(fā)生器可以產(chǎn)生16倍波特率時(shí)鐘以供接收模塊對(duì)接收的數(shù)據(jù)進(jìn)行抽樣判決。發(fā)送模塊在內(nèi)部有限狀態(tài)機(jī)的控制下將并行數(shù)據(jù)串行發(fā)出,并在發(fā)送數(shù)據(jù)的兩端添加起始位、校驗(yàn)位和停止位。接收模塊在內(nèi)部有限狀態(tài)機(jī)的控制下能夠從串行輸入的比特流中檢測(cè)到一個(gè)字符幀的開始和結(jié)束,并提取8 bits數(shù)據(jù)以并行方式輸出。串行通信接口在數(shù)據(jù)傳輸完成后,會(huì)向微控制器核發(fā)出中斷請(qǐng)求。FIFO模塊降低了中斷請(qǐng)求的頻率,提高了系統(tǒng)性能。 接入機(jī)制的研究目的是使雙核優(yōu)卡能夠無(wú)縫接入到現(xiàn)有智能卡終端設(shè)備中。接入機(jī)制硬件系統(tǒng)的關(guān)鍵部件是優(yōu)卡調(diào)度模塊和I/O通道復(fù)用模塊。調(diào)度模塊通過啟動(dòng)或停止時(shí)鐘信號(hào),...

【文章頁(yè)數(shù)】：74 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 緒論
    1.1 課題背景、目的及意義
    1.2 國(guó)內(nèi)外研究概況
    1.3 主要研究工作
2 雙核優(yōu)卡I/O 通道的相關(guān)標(biāo)準(zhǔn)和總體設(shè)計(jì)
    2.1 接觸式智能卡標(biāo)準(zhǔn)ISO/IEC 7816
    2.2 智能卡的工作流程
    2.3 T=0 傳輸協(xié)議
    2.4 優(yōu)卡專用命令設(shè)計(jì)
    2.5 I/O 通道總體設(shè)計(jì)
    2.6 本章小結(jié)
3 I/O 通道的串行通信接口設(shè)計(jì)
    3.1 設(shè)計(jì)要求
    3.2 串行通信接口總體設(shè)計(jì)
    3.3 寄存器堆設(shè)計(jì)
    3.4 波特率發(fā)生器設(shè)計(jì)
    3.5 接收模塊設(shè)計(jì)
    3.6 發(fā)送模塊設(shè)計(jì)
    3.7 FIFO 模塊設(shè)計(jì)
    3.8 本章小結(jié)
4 8051 微控制器核移植
    4.1 8051 微控制器核結(jié)構(gòu)
    4.2 8051 指令執(zhí)行分析
    4.3 core8051 的移植
    4.4 本章小結(jié)
5 基于FPGA 的雙核優(yōu)卡的接入機(jī)制研究
    5.1 接入機(jī)制研究?jī)?nèi)容
    5.2 接入機(jī)制總體設(shè)計(jì)
    5.3 優(yōu)卡調(diào)度模塊設(shè)計(jì)
    5.4 I/O 通道復(fù)用模塊設(shè)計(jì)
    5.5 本章小結(jié)
6 I/O 通道和接入機(jī)制的功能仿真與FPGA 驗(yàn)證
    6.1 串行通信接口的功能仿真
    6.2 core8051 的功能仿真
    6.3 優(yōu)卡調(diào)度模塊的功能仿真
    6.4 串行通信接口和 core8051 在 FPGA 上的整體驗(yàn)證
    6.5 本章小結(jié)
7 總結(jié)與展望
    7.1 全文總結(jié)
    7.2 研究展望
致謝
參考文獻(xiàn)
附錄1 （I/O通道串行通信接口的綜合結(jié)果）
附錄2 （優(yōu)卡調(diào)度模塊的有限狀態(tài)機(jī)偽碼描述）
附錄3 （優(yōu)卡調(diào)度模塊的綜合結(jié)果）



本文編號(hào)：3958789