線程級(jí)并行的硬件技術(shù)研究
發(fā)布時(shí)間:2024-04-11 21:14
本文受到國(guó)防十五預(yù)研課題的資助,研究高性能微處理器系統(tǒng)結(jié)構(gòu),在國(guó)內(nèi)率先研究并設(shè)計(jì)了32位嵌入式微處理器ARMP (Aviation microelectronics center RISC MicroProcessor)。該處理器具有自主版權(quán),采用自主設(shè)計(jì)的流水線結(jié)構(gòu)進(jìn)行控制,具有優(yōu)良的實(shí)時(shí)性和精確中斷的特點(diǎn),在指令集上與PowerPC 603e指令集完全兼容。該處理器目前正在進(jìn)行后端設(shè)計(jì),即將采用0.25μm CMOS工藝流片,整個(gè)處理器的晶體管數(shù)目為380萬,封裝形式是QFP240,Die面積為98mm2。 為了對(duì)今后的微處理器設(shè)計(jì)提供技術(shù)儲(chǔ)備,本文深入了解國(guó)內(nèi)外目前最先進(jìn)的微處理器系統(tǒng)結(jié)構(gòu)研究工作,明確了該領(lǐng)域研究的發(fā)展方向和研究難點(diǎn)。目前微處理器系統(tǒng)結(jié)構(gòu)設(shè)計(jì)已經(jīng)進(jìn)入線程級(jí)并行的時(shí)代。多份硬件現(xiàn)場(chǎng)共享一組執(zhí)行單元的多線程處理器能靈活地利用程序中的指令級(jí)并行和線程級(jí)并行,從而提供更好的性能。2002年2月Intel公布其在Intel(?) XeonTM處理器上使用了超線程技術(shù)[MBHH+02],表明Xeon<...
【文章頁數(shù)】:165 頁
【學(xué)位級(jí)別】:博士
【部分圖文】:
本文編號(hào):3951155
【文章頁數(shù)】:165 頁
【學(xué)位級(jí)別】:博士
【部分圖文】:
圖6一15本文方案與MDC方案的PVN值比較
本文主要討論適合多線程處理器中雙路徑執(zhí)行的置信度評(píng)估方案,所以著重比較本方案和MDC方案的SPEC值和PVN值,仿真結(jié)果分別如圖6一14和圖6一巧所示。從圖6一14可以很明顯的看出,本文方案的SPEC值比MDC方案的高出很多。.本文方案.MDCI.MDCZ口MDC3口MDC4口M....
本文編號(hào):3951155
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3951155.html
最近更新
教材專著