實(shí)現(xiàn)了面向宇航應(yīng)用的高可靠SoC異常處理系統(tǒng)軟硬件設(shè)計(jì).為提高可靠性,將處理器及異常處理系統(tǒng)寄存器進(jìn)行冗余設(shè)計(jì),對(duì)SoC片上SRAM及各外設(shè)存儲(chǔ)模塊引入EDAC檢錯(cuò)/糾錯(cuò)(糾一檢二)機(jī)制.采用中斷控制器統(tǒng)一管理眾多的外設(shè)中斷請(qǐng)求,對(duì)數(shù)據(jù)/指令的EDAC校驗(yàn)一位錯(cuò)和二位錯(cuò)異常,引入不同的硬件處理機(jī)制.一位錯(cuò)可通過EDAC邏輯糾正,不影響處理器正常運(yùn)行,通過中斷控制器以異步異常方式處理;二位錯(cuò)不能被EDAC邏輯糾正,影響處理器指令執(zhí)行,通過總線反饋信號(hào)以精確同步異常方式處理,保證了異常響應(yīng)的效率和系統(tǒng)可靠性.仿真驗(yàn)證結(jié)果表明,該異常處理系統(tǒng)可正確處理SoC眾多外設(shè)和處理器內(nèi)部異常.本文中的設(shè)計(jì)方法對(duì)高可靠處理器異常處理系統(tǒng)設(shè)計(jì)具有一定的參考價(jià)值.

【文章頁數(shù)】：5 頁

【部分圖文】：

圖2采用中斷控制器的中斷處理架構(gòu)

本文異常處理系統(tǒng)設(shè)計(jì)中采用中斷控制器管理眾多的外設(shè)中斷源，除了外設(shè)發(fā)起的中斷請(qǐng)求，還包括各個(gè)存儲(chǔ)模塊引入EDAC邏輯后產(chǎn)生的一位錯(cuò)信號(hào)，例如SDRAM一位錯(cuò)、EMIF一位錯(cuò)、1553B一位錯(cuò)等．為提高可靠性，本文將中斷控制器的寄存器進(jìn)行了冗余設(shè)計(jì)．每一個(gè)連接到中斷控制器的中斷源都....

圖4外設(shè)中斷嵌套響應(yīng)仿真波形，圖(b)為圖(a)中實(shí)線框中放大部分

處理器在接收到中斷控制器有效信號(hào)后，并不會(huì)立即終止指令執(zhí)行，而是執(zhí)行完后續(xù)流水線中的指令后，再響應(yīng)中斷請(qǐng)求，這種機(jī)制保證了處理器的執(zhí)行效率．?dāng)?shù)據(jù)/指令的EDAC校驗(yàn)一位錯(cuò)可以由硬件邏輯自動(dòng)更正，不需要cpu立即響應(yīng)，因此可以通過中斷控制器處理．中斷控制器相關(guān)功能經(jīng)過VCS仿真和F....

圖1異常響應(yīng)基本流程

SoC系統(tǒng)中存在不同類型的異常，例如數(shù)據(jù)訪問異常、指令訪問異常、指令執(zhí)行異常、外設(shè)中斷請(qǐng)求等．外設(shè)中斷請(qǐng)求又可根據(jù)響應(yīng)速度分為普通外設(shè)中斷和快速外設(shè)中斷，快速外部中斷優(yōu)先級(jí)更高、響應(yīng)速度更快，常用于對(duì)實(shí)時(shí)要求高的外設(shè)中斷．?dāng)?shù)據(jù)訪問異常是存儲(chǔ)器數(shù)據(jù)訪問出現(xiàn)的異常，例如地址未對(duì)齊、地....

圖3考慮嵌套的中斷響應(yīng)程序設(shè)計(jì)

根據(jù)圖1的異常響應(yīng)流程，在響應(yīng)異常時(shí)，硬件根據(jù)異常類型自動(dòng)跳轉(zhuǎn)至異常響應(yīng)程序執(zhí)行，在異常響應(yīng)程序的設(shè)計(jì)中，需要考慮異常嵌套的情況[9-10]．以外設(shè)中斷例，當(dāng)處理器響應(yīng)外設(shè)中斷請(qǐng)求時(shí)，硬件自動(dòng)將處理器切換至相應(yīng)模式并跳轉(zhuǎn)至外設(shè)中斷入口地址開始執(zhí)行．將通用寄存器壓入堆棧保護(hù)后，由于....

本文編號(hào)：3937603