隨著嵌入式系統(tǒng)功能日益增強(qiáng),設(shè)計復(fù)雜度和上市時間(TTM)之間的矛盾逐漸突出,提高功能測試驗證的效率和覆蓋率是當(dāng)前數(shù)字集成電路研究的熱門領(lǐng)域。本文以嵌入式CPU的驗證為背景,探索數(shù)字集成電路功能驗證的激勵產(chǎn)生方法,提出一種基于層次化架構(gòu)的受限約束隨機(jī)激勵產(chǎn)生方法,可增強(qiáng)激勵產(chǎn)生的目的性和提升覆蓋率,從而提高處理器的驗證效率。主要研究內(nèi)容和創(chuàng)新點(diǎn)包括: 1.層次化的隨機(jī)約束技術(shù)。在分層架構(gòu)下將直接激勵針對性強(qiáng)和普通受限隨機(jī)激勵測試方便的優(yōu)點(diǎn)相結(jié)合,實(shí)現(xiàn)從底層處理器信號級到高層處理器系統(tǒng)級隨機(jī)激勵的逐層抽象,提高測試激勵的質(zhì)量和有效性。該技術(shù)通過測試層、場景層、功能層和指令層,提供靈活的約束參數(shù)配置接口,解決嵌入式CPU驗證中傳統(tǒng)受限隨機(jī)激勵方法所面臨的參數(shù)配置復(fù)雜度高和針對性低的問題,實(shí)現(xiàn)隨機(jī)測試激勵在不同粒度范圍的高效可控,縮減測試激勵搜索空間,加快驗證的收斂速度。 2.可配置功能庫技術(shù)。通過抽象處理器內(nèi)部邏輯和外部通信功能,以處理器功能單元為隨機(jī)激勵的構(gòu)建基礎(chǔ),產(chǎn)生基于指令和通信接口行為操作的測試序列流。該技術(shù)利用處理器計算與通信的正交性原則,構(gòu)建復(fù)雜的處理器模擬運(yùn)行環(huán)境,擴(kuò)大測試覆...

【文章頁數(shù)】：80 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖1一2Soc邏輯設(shè)計復(fù)雜性

硬件復(fù)雜度的增長遵循摩爾定律(1985)l，】，但驗證的復(fù)雜性更具挑戰(zhàn)。它在理論上將隨著硬件復(fù)雜度的翻倍而指數(shù)型增長。功能驗證被廣發(fā)的認(rèn)為是硬件設(shè)計的瓶頸所在，高達(dá)70%的時間耗費(fèi)。今年的調(diào)查研究(圖1一2)表明SoC設(shè)計的統(tǒng)計數(shù)據(jù)，表明設(shè)計復(fù)雜度(LogieGates)，設(shè)計....

圖1一4IntellA32系列芯片邏輯bug數(shù)

浙江大學(xué)碩士學(xué)位論文第1章緒論圖1一4IntellA32系列芯片邏輯bug數(shù):21處理器驗證技術(shù)的研究現(xiàn)狀目前處理器的功能驗證技術(shù)主要采用模擬驗證(simulatfonVerificatfon硬件加速驗證(HardwareEmulationVerifieation)和形式....

圖2一4測試層對各層的約束

圖2一4測試層對各層的約束測試人員根據(jù)測試計劃針對處理器的某個模塊或某個功能編寫測試案例進(jìn)行驗證，即設(shè)定用戶約束(圖2一3測試層)。編寫測試案例實(shí)現(xiàn)兩個目的:修改各層約束和創(chuàng)建定向激勵。在修改各層約束時，可定義新的隨機(jī)場景，限制功能庫的引用范圍和功能操作的轉(zhuǎn)移概率等。在創(chuàng)建定向激....

圖3一1分層隨機(jī)激勵的約束組成

3.1分層隨機(jī)激勵的約束分類約束是隨機(jī)驗證流程中控制激勵產(chǎn)生的指導(dǎo)框架，處理器的隨機(jī)約束通常分為軟件約束和硬件約束(圖3一1)。分層隨機(jī)激勵發(fā)生器將軟硬件約束與激勵的層次化框架相結(jié)合，有效產(chǎn)生覆蓋處理器功能操作的激勵流。約束實(shí)際上是定義了參數(shù)配置的隨機(jī)范圍，并在激勵運(yùn)行時產(chǎn)生符合....

本文編號：3931861