本文關鍵詞：基于Openrisc的可重塑芯片設計，由筆耕文化傳播整理發(fā)布。

【摘要】：自1958年美國著名公司TI發(fā)明了全球第一塊集成電路之后，集成電路的規(guī)模和相關技術得到了飛速的發(fā)展。其中最明顯的就是處理器包含的晶體管數(shù)目越來越多，而體積卻越來越小。盡管近年來處理器的晶體管數(shù)目繼續(xù)如摩爾定律所揭示的那樣每隔18個月翻一倍，但是換來的結果并不是直接的處理器性能增加一倍，造成這種現(xiàn)象的主要因素就是處理器的功耗預算是一定的，而這有限的功耗預算不足以讓處理器的大部分晶體管工作，最終就導致了“利用墻”、“功耗墻”問題的出現(xiàn)。尤其是在移動設備領域，處理器能夠使用的功耗預算更加有限，使得這個問題成為了限制移動設備性能的最主要因素。 目前主要有兩類方法解決“利用墻”、“功耗墻”問題。其一是根據(jù)需求定制ASIC，這種方法簡單有效，但是有明顯的缺陷，就是ASIC只能運行特定的軟件，即使對該特定軟件進行微小的升級也意味著芯片報廢，若要繼續(xù)使用就需要重新定制芯片，尤其在軟件升級頻繁的情況下會大大增加使用者的成本。另外一類方法就是為特定領域設計硬件加速器，這種方法對于處理器功耗使用效率有明顯的提升，，即使軟件升級了也不會大幅影響處理器性能，而且它還能運行普通程序，據(jù)此本文提出了一種基于硬件加速器的通用處理器架構設計。 設計基于加速器的通用處理器架構主要面臨兩個主要的問題。第一個問題是如何確定需要集成到片上的加速器的種類和數(shù)量已達到對應用程序最大的覆蓋率。第二則是編程模型，即眾多的加速器采用何種方式集成到片上，編程人員如何使用它們讓程序運行時更加高效。為解決這兩個問題，我們將設計一種全新的多加速器架構，在針對特定領域的應用時在應用性和功耗之間取得平衡，在保證編程模型簡單可靠的情況下提高加速器對應用的覆蓋率，達到較好的加速比，有效解決“利用墻”、“功耗墻”問題。 考慮到Openrisc是開源的CPU架構，且擁有完整的工具鏈可用，本設計選用Openrisc為整個SoC的核心處理器。文中研究了Openrisc的核心部分、數(shù)據(jù)和指令高速緩存、數(shù)據(jù)和指令MMU、可編程的中斷控制器、定時器、電源模塊、調(diào)試模塊等，還研究了Wishbone總線。緊接著提出了基于FFT算法的IP核設計，著重介紹了IP核的結構、功能驗證、上板測試、加速比等。最終得出的結論，在同樣的CPU架構之下運行同樣的算法，有FFT IP核的CPU比沒有FFT IP核的CPU運行時間大大縮短，這樣就通過縮短CPU對相同代碼運行的時間來減少CPU的功耗。后期會將IP核與Openrisc較好的耦合在一起，通過編譯器來識別符合加速的代碼段，以最大效率的發(fā)揮加速器的作用，這樣程序員便無須了解硬件架構，可以根據(jù)實際需要靈活的書寫代碼。
【關鍵詞】：Openrisc OR1200 Wishbone FFT 加速器
【學位授予單位】：成都理工大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要4-6
• Abstract6-10
• 第1章 前言10-14
• 1.1 選題背景及研究意義10
• 1.2 ASIC10-11
• 1.3 FPGA11-12
• 1.4 小結12
• 1.5 文章節(jié)安排12-14
• 第2章 幾種常用開源 CPU14-18
• 2.1 CPU 概述14-15
• 2.2 常用開源微處理器15-18
• 2.2.1 OPENSPARC15-16
• 2.2.2 LEON16-17
• 2.2.3 OPENRISC17-18
• 第3章 OR1200 架構18-35
• 3.1 OR1200 架構18-24
• 3.1.1 CPU 核心18-20
• 3.1.2 數(shù)據(jù)和指令高速緩存20
• 3.1.3 數(shù)據(jù)與指令 MMU20-21
• 3.1.4 可編程的中斷控制器21
• 3.1.5 Tick 定時器和計時器模塊21-22
• 3.1.6 電源管理模塊22-23
• 3.1.7 調(diào)試單元23
• 3.1.8 時鐘和復位23-24
• 3.1.9 Wishbone 接口24
• 3.2 Wishbone 片上總線24-30
• 3.2.1 Wishbone 簡介24-25
• 3.2.2 Wishbone 的接口信號定義25-27
• 3.2.3 Wishbone 的互聯(lián)類型27-28
• 3.2.4 Wishbone 的總線操作28-30
• 3.2.5 Wishbone 小結30
• 3.3 OR1200 的 IO 接口30-33
• 3.4 OR1200 的存儲系統(tǒng)33-35
• 第4章 FFT IP 核設計與驗證35-56
• 4.1 軟件環(huán)境35-37
• 4.1.1 代碼調(diào)試工具 GDB35-36
• 4.1.2 編譯工具 GCC36
• 4.1.3 程序分析工具 Pin36-37
• 4.2 硬件環(huán)境37-41
• 4.3 FFT IP 核設計與驗證41-54
• 4.3.1 FFT IP 核設計42-49
• 4.3.2 仿真49-53
• 4.3.3 加速比53-54
• 4.4 小結54-56
• 結論56-57
• 致謝57-58
• 參考文獻58-60
• 攻讀學位期間取得學術成果60-61
• 個人簡介61

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 楊yN罡,王汝贍,李元景;利用小波濾波方法對γ能譜進行處理[J];核技術;2002年04期

  本文關鍵詞：基于Openrisc的可重塑芯片設計，由筆耕文化傳播整理發(fā)布。

本文編號：393050