闡述基于quarters的機器語言如何寫一個簡單的運算讀存微處理器。quarters語言分為system verilog語言和HDl語言兩類。兩類語言的邏輯機構(gòu)相差不大,但是system verilog語言從代碼可讀性來看更加緊湊且思路清晰,所以將采用sv文件解釋微處理器的內(nèi)部邏輯。微處理器由AC、IR、PC、ALU、RAM以及中央處理器(Control Unit,CU)組成。AC是一個簡單的可讀寄存器,主要接收ALU運算的結(jié)果并返回ALU;IR是指令寄存器,有IRU(高位)與IRL(低位)兩部分,高位負責給ALU輸入運算的指令,低位負責給ALU提供參與運算的值;PC類似于棧指針的結(jié)構(gòu),負責給RAM調(diào)節(jié)地址;ALU是微處理器運算的核心單元;RAM是隨機接入寄存器,負責保存與緩沖指令,讀取或?qū)懭霐?shù)據(jù)。整個微處理器的核心中央處理器采用循環(huán)遞歸的思想。

【文章頁數(shù)】：3 頁

【部分圖文】：

圖1電路圖的仿真框圖

電路圖的仿真框圖，如圖1所示，涉及微處理器的內(nèi)部完整構(gòu)造。5仿真波形圖

圖2仿真波形圖

仿真波形可用于檢驗微處理器的功能是否正確，如圖2所示�？梢园l(fā)現(xiàn)，波形與計算的波形相同。就像以clk的第一個邊緣為例，MDR加載到02，并且復位在狀態(tài)1下為低電平有效。操作碼變?yōu)?2,PC添加到2，并進入ALU。

本文編號：3920860