隨著電子科學(xué)和計(jì)算機(jī)科學(xué)的飛速發(fā)展,大規(guī)模集成電路在軍事、經(jīng)濟(jì)和社會(huì)生活中的應(yīng)用越來越廣泛。存儲(chǔ)器作為大規(guī)模集成電路芯片中的重要組成部分其應(yīng)用領(lǐng)域尤為廣泛。不同類型的存儲(chǔ)器,其特點(diǎn)差別很大,對(duì)控制要求也有所不同。如何實(shí)現(xiàn)一種通用存儲(chǔ)器控制器,一方面使其具有較好的通用性,能夠正確的控制多種不同類型的存儲(chǔ)器;一方面使其具有較好的性能,能夠充分利用不同類型存儲(chǔ)器的讀寫帶寬,具有重要的理論意義和實(shí)用價(jià)值。 本文對(duì)存儲(chǔ)器控制器技術(shù)和基于平臺(tái)FPGA的SOPC系統(tǒng)設(shè)計(jì)技術(shù)進(jìn)行了深入研究,主要包括:幾種典型存儲(chǔ)器控制器的體系結(jié)構(gòu)和實(shí)現(xiàn)技術(shù),常用的幾種存儲(chǔ)器的內(nèi)部結(jié)構(gòu)、尋址方式、數(shù)據(jù)存儲(chǔ)方式、時(shí)序控制方式,Xilinx平臺(tái)FPGA的開發(fā)流程和主要工具,以及SOPC系統(tǒng)可編程、可剪裁、可擴(kuò)充的技術(shù)優(yōu)勢(shì)。以這些研究為基礎(chǔ),提出了一種基于Xilinx公司的平臺(tái)FPGA Virtex-ⅡPro的通用存儲(chǔ)器控制器IP核的體系結(jié)構(gòu)。圍繞著硬件通用性和軟件可配置這兩個(gè)中心任務(wù),提出了操作碼和指令集的概念,并由此制定了基于平臺(tái)FPGA內(nèi)部存儲(chǔ)資源BRAM的軟硬件交互協(xié)議。最后基于VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了該通用存儲(chǔ)器...

【文章頁(yè)數(shù)】：64 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖5正弦波測(cè)試結(jié)果4結(jié)論

(b)測(cè)試結(jié)果展開圖圖5正弦波測(cè)試結(jié)果4結(jié)論在FPGA內(nèi)部準(zhǔn)確的實(shí)現(xiàn)針對(duì)FT245RL的數(shù)據(jù)傳輸控制器從而使得整個(gè)存儲(chǔ)測(cè)試系統(tǒng)在一片F(xiàn)PGA的控制下得以實(shí)現(xiàn)，經(jīng)過實(shí)驗(yàn)證明該存儲(chǔ)測(cè)試系統(tǒng)實(shí)現(xiàn)簡(jiǎn)單，調(diào)試容易、性能穩(wěn)定可靠、最高采樣率可達(dá)1M/s。參考文獻(xiàn)[1]何瑛....

圖1一2基于平臺(tái)FPGA的通用控制器系統(tǒng)框圖

IIIP核核核總線橋橋橋橋橋橋橋橋橋定定定定定定定定定定定定定定定定時(shí)器器中中斷控制器器器G尸100000UARTTT圖1一1片上系統(tǒng)典型結(jié)構(gòu)在SOC的設(shè)計(jì)技術(shù)中，IP核“重用”是一個(gè)非常重要的概念。I....

圖2一2基于CoreCormect總線的片上系統(tǒng)

CoreConneet總線架構(gòu)包括處理器本地總線(Proeesso:LoealBus，PLB)、片上外設(shè)總線(On一ehipperipheralBus，OpB)，l個(gè)總線橋接器、兩個(gè)仲裁器和1個(gè)設(shè)備控制寄存器(DevieeeontrolRegister，DeR)總線。如....

圖2一3通用存儲(chǔ)器控制器核心控制單元系統(tǒng)框圖

的存儲(chǔ)器訪問。4、執(zhí)行用戶自定義或非標(biāo)準(zhǔn)存儲(chǔ)器訪問指令。圖2一3為通用存儲(chǔ)器控制器核心控制單元子模塊之間的關(guān)系，以及與可配置寄存器和BRAM單元之間的關(guān)系。;丫棄一:l;:二，共、二一二:「車。盯)日RAMbloc*到戶}圖2一3通用存儲(chǔ)器控制器核心控制單元系統(tǒng)框圖通用存儲(chǔ)器控制....

本文編號(hào)：3904284