發(fā)布時(shí)間：2024-02-15 21:46

　　為提高嵌入式信號(hào)處理計(jì)算機(jī)的硬件資源利用率,減小體積、重量和功耗(size,weight and power,SWaP)開銷,基于嵌入式SOC下的動(dòng)態(tài)可重構(gòu)技術(shù),提出一種可重構(gòu)信號(hào)處理計(jì)算機(jī)系統(tǒng)架構(gòu),探討可重構(gòu)信號(hào)處理計(jì)算機(jī)原型的系統(tǒng)架構(gòu)、重構(gòu)方式和控制方法。通過典型算法對(duì)原型系統(tǒng)進(jìn)行功能驗(yàn)證和性能評(píng)估(對(duì)實(shí)時(shí)性和資源利用率提升比進(jìn)行量化分析),其結(jié)果表明,可重構(gòu)信號(hào)處理計(jì)算機(jī)滿足嵌入式信號(hào)處理系統(tǒng)的實(shí)時(shí)性要求,能有效提高硬件資源的利用率。

【文章頁數(shù)】：5 頁

【部分圖文】：

圖1典型的FPGA動(dòng)態(tài)可重構(gòu)結(jié)構(gòu)

動(dòng)態(tài)可重構(gòu)技術(shù)包括兩種典型的實(shí)現(xiàn)方法：部分可重構(gòu)和軟件可編程重構(gòu)，本文基于部分可重構(gòu)方法討論嵌入式信號(hào)處理計(jì)算機(jī)的設(shè)計(jì)方法。Xilinx公司推出的ZynqUltraScale+等系列FPGA，提供了部分可重構(gòu)的控制接口，為動(dòng)態(tài)可重構(gòu)技術(shù)的實(shí)現(xiàn)提供了可能。Xilinx公司在FPG....

圖2可重構(gòu)信號(hào)處理計(jì)算機(jī)系統(tǒng)架構(gòu)

根據(jù)可重構(gòu)信號(hào)處理計(jì)算機(jī)系統(tǒng)架構(gòu)實(shí)現(xiàn)可重構(gòu)信號(hào)處理計(jì)算機(jī)原型系統(tǒng)，如圖3所示，原型系統(tǒng)由信號(hào)處理節(jié)點(diǎn)和可重構(gòu)計(jì)算節(jié)點(diǎn)組成，兩者間通過SRIO交換網(wǎng)絡(luò)和I2C總線互連，SRIO交換網(wǎng)絡(luò)用于任務(wù)數(shù)據(jù)的傳輸[8],I2C總線用于控制命令和工作狀態(tài)的傳輸。原型系統(tǒng)中的應(yīng)用任務(wù)被劃分為通用....

圖3可重構(gòu)信號(hào)處理計(jì)算機(jī)原型系統(tǒng)結(jié)構(gòu)

圖2可重構(gòu)信號(hào)處理計(jì)算機(jī)系統(tǒng)架構(gòu)信號(hào)處理節(jié)點(diǎn)中多核DSP上執(zhí)行信號(hào)處理應(yīng)用的主程序，可重構(gòu)計(jì)算節(jié)點(diǎn)作為協(xié)處理器和加速單元執(zhí)行專用算法。一般的處理流程中，信號(hào)處理節(jié)點(diǎn)通過I2C通信接口向可重構(gòu)計(jì)算節(jié)點(diǎn)發(fā)送專用算法的重構(gòu)命令，并通過SRIO通信接口將相應(yīng)的任務(wù)數(shù)據(jù)傳輸?shù)娇芍貥?gòu)計(jì)算節(jié)....

圖4原型系統(tǒng)的重構(gòu)方式

原型系統(tǒng)支持兩種重構(gòu)方式：自重構(gòu)方式和被重構(gòu)方式，如圖4所示，自重構(gòu)方式由可重構(gòu)計(jì)算節(jié)點(diǎn)上的嵌入式SOC完成重構(gòu)任務(wù)的調(diào)度，重構(gòu)任務(wù)的配置位流存儲(chǔ)在可重構(gòu)計(jì)算節(jié)點(diǎn)本地，通過本地存儲(chǔ)接口實(shí)現(xiàn)重構(gòu)任務(wù)的加載；被重構(gòu)方式由信號(hào)處理節(jié)點(diǎn)中的多核DSP或者嵌入式信號(hào)處理計(jì)算機(jī)外部互連的其它....

本文編號(hào)：3900294