隨著電子設(shè)計水平的不斷發(fā)展,信號的頻率越來越快,PCB板密度不斷增加,體積越來越小,信號完整性現(xiàn)象變得越來越突出,成為一個研究新熱點。 現(xiàn)在筆記本電腦發(fā)展越來越快,體現(xiàn)在以下方面:系統(tǒng)時鐘頻率越來越高;集成度越來越高;性能越來越好;研發(fā)時間越來越短。這一切都促使我們在筆記本電腦的PCB設(shè)計過程中,充分考慮信號完整性問題,采用正確的設(shè)計方法保證信號正確傳輸成為設(shè)計是否成功的關(guān)鍵技術(shù)之一。 本文首先介紹了高速信號的定義,信號完整性概念的定義與理論,講述了高速完整性的重要性,從反射、串擾、同步開關(guān)噪聲等問題產(chǎn)生的機理來分析影響信號完整性的因素。 接下來在理論分析的基礎(chǔ)上,引申到筆記本電腦設(shè)計中高速信號完整性需要注意的問題,分三個階段逐步介紹:前期設(shè)計準備階段、中間的布局階段、最后的PCB布線階段,在筆記本電腦的PCB設(shè)計中,充分考慮信號的完整性問題,解決好信號之間的串擾問題成為設(shè)計成功與否的關(guān)鍵問題之一。 在設(shè)計過程中,串擾問題僅僅是依靠工程師的經(jīng)驗判斷,沒有完善快捷的解決辦法,為了解決這個問題,本文創(chuàng)新的應(yīng)用SKILL語言編程,嵌入到Cadence公司的Allegro布線軟件中,通過運行該...

【文章頁數(shù)】：61 頁

【學(xué)位級別】：碩士

【文章目錄】：
中文摘要
Abstract
第一章 緒論
    1.1 課題的研究背景
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 當前筆記本電腦中高速信號完整性的問題
    1.4 本文的工作和論文安排
第二章 信號完整性基本理論
    2.1 高速信號概述
        2.1.1 高速信號的定義
        2.1.2 高速信號轉(zhuǎn)折頻率的理論
    2.2 信號完整性基本問題
        2.2.1 反射的分析
        2.2.2 串擾的分析
        2.2.3 同步開關(guān)噪聲的分析
第三章 基于信號完整性的PCB 設(shè)計
    3.1 板子的堆疊方式
        3.1.1 六層板的堆疊方式
        3.1.2 八層板的堆疊方式
    3.2 阻抗匹配
    3.3 PCB 上零件的整體布局
    3.4 電源平面和地平面的處理
    3.5 高速信號走線的具體要求
    3.6 信號之間的串擾
    3.7 電磁兼容
第四章 PCB 的分析和改進
    4.1 概述
        4.1.1 HDMI 介紹
        4.1.2 SKILL 語言介紹
        4.1.3 信號測量介紹
    4.2 HDMI 信號的原理圖及布局圖
        4.2.1 HDMI 信號原理圖
        4.2.2 HDMI 元器件布局圖
    4.3 程序設(shè)計和加載
        4.3.1 基于SKILL 語言的程序設(shè)計
        4.3.2 把SKILL 程序載入到ALLEGRO 中
        4.3.3 運行測試串擾的結(jié)果和分析
    4.4 HDMI 信號測量
        4.4.1 HDMI CLOCK 信號頻率的時基抖動率Clock Jitter
        4.4.2 測量HDMI 差分信號源上升時間（RISE TIME）
        4.4.3 測量HDMI 信號下降的斜率時間（FALL TIME）
        4.4.4 測量HDMI 信號源工作周期是否符合最大和最小范圍
        4.4.5 測量HDMI 信號的電壓準位
        4.4.6 測量HDMI 信號源的振幅
        4.4.7 測量差分信號彼此之間的時間差
    4.5 解決HDMI 信號量測通過的問題
    4.6 小結(jié)
第五章 結(jié)束語
參考文獻
攻讀學(xué)位期間公開發(fā)表的論文
致謝



本文編號：3875968