發(fā)布時間：2023-11-30 20:23

　　函數(shù)發(fā)生器作為一種常用的信號源,是現(xiàn)代測試領域內(nèi)應用最為廣泛的通用儀器之一。它可以產(chǎn)生多種波形信號,如正弦波,三角波,方波等,因而廣泛用于通信、雷達、導航、宇航等領域。 本文主要圍繞函數(shù)發(fā)生器輸出的正弦、三角和方波三種基本波形的產(chǎn)生這一課題來展開,闡述了其中的直接數(shù)字合成(DDS)、等精度測頻等概念;分析了研制函數(shù)發(fā)生器所需攻克的關鍵技術,提出了技術解決途徑;對方案軟件進行編制和系統(tǒng)進行設計、安裝調試,實現(xiàn)了課題功能;最后針對調試中出現(xiàn)的問題,進行了較深入的分析,并提出了實際的解決措施。 課題主要工作如下: 1.闡明了整個函數(shù)發(fā)生器的工作流程以及各部分電路所完成的功能,并說明了三種波形產(chǎn)生的工作原理。 2.從DDS的原理出發(fā),著重介紹了一種自行設計的基于可編程邏輯器件FPGA的DDS電路的實現(xiàn)方法,并對其高速相位累加器、RAM查找表等關鍵技術進行了詳細討論。 3.從等精度測頻法的原理出發(fā),介紹了測頻電路的實現(xiàn)方法,并對其測頻和測脈寬等功能的實現(xiàn)進行了詳細介紹。 4.介紹了單片機控制軟件在函數(shù)發(fā)生器中的作用,并詳細說明了各軟件模塊的實現(xiàn)方法。

【文章頁數(shù)】：55 頁

【學位級別】：碩士

【文章目錄】：
摘 要
ABSTRACT
第一章 前言
    1.1 函數(shù)發(fā)生器簡介
    1.2 本課題指標及要求
    1.3 本課題研究內(nèi)容
第二章 函數(shù)發(fā)生器數(shù)字電路的總體設計
    2.1 方案比較選擇
    2.2 總體設計方案
        2.2.1 微處理器系統(tǒng)
        2.2.2 DDS 電路
        2.2.3 測頻電路
        2.2.4 外設部分
第三章 基于EDA 技術的系統(tǒng)硬件設計
    3.1 DDS 電路的硬件設計
        3.1.1 DDS 原理
        3.1.2 相位累加器設計
        3.1.3 RAM 查詢表設計
    3.2 濾波器電路設計
    3.3 方波產(chǎn)生電路設計
        3.3.1 差分遲滯比較器
        3.3.2 比較電路設計
    3.4 測頻電路設計
第四章 單片機系統(tǒng)的控制軟件設計
    4.1 軟件的總體結構
    4.2 軟件的分模塊設計
第五章 電路調試
    5.1 累加器電路的調試
        5.1.1 仿真調試
        5.1.2 在線調試
    5.2 復位電路的調試
    5.3 微處理器系統(tǒng)的調試
    5.4 FLASH MEMORY 電路的調試
    5.5 DAC 電路的調試
    5.6 濾波器調試
    5.7 比較器調試
    5.8 實際調試過程
第六章 總結
致謝
參考文獻
附錄一
附錄二
附錄三
作者簡介及在學期間取得的研究成果



本文編號：3869170