可重構(gòu)計算硬件平臺的設(shè)計與實現(xiàn)
發(fā)布時間:2023-06-03 15:49
可重構(gòu)計算是介于通用處理器和專用集成電路之間的新興計算實現(xiàn)方式。在典型的基于FPGA的可重構(gòu)系統(tǒng)中,決定FPGA功能的硬件配置信息可以如軟件程序一般被動態(tài)調(diào)用或修改,這樣便既保留了硬件計算速度快、效率高的優(yōu)點,又兼具了軟件的靈活性、開發(fā)周期短和易維護(hù)的特性,使其成為計算系統(tǒng)領(lǐng)域的研究熱點。 由于可重構(gòu)計算的研究仍處于發(fā)展階段,還面臨很多問題需要解決。其中的一個關(guān)鍵問題就是缺乏實用化的、支持面向可重構(gòu)操作系統(tǒng)的硬件平臺,使得對可重構(gòu)操作系統(tǒng)的研究尚停留在概念化的階段。脫離操作系統(tǒng)的可重構(gòu)計算系統(tǒng)無法有效的對可重構(gòu)資源進(jìn)行抽象和管理,失去了任務(wù)潛在的并行性,對其性能有較大的影響。 本文針對上述問題,設(shè)計并實現(xiàn)了一款基于單片Xilinx Virtex-4 FPGA的可重構(gòu)計算硬件平臺,作為研究面向可重構(gòu)系統(tǒng)的操作系統(tǒng)和其他應(yīng)用的硬件基礎(chǔ)。本文完成的主要工作如下: 首先,介紹可重構(gòu)計算及其相關(guān)技術(shù),重點講述了可重構(gòu)器件、可重構(gòu)系統(tǒng)的分類和設(shè)計流程。 其次,分析了可重構(gòu)計算平臺的發(fā)展和幾個典型平臺的實現(xiàn),在此基礎(chǔ)上結(jié)合科研需求提出了一種可重構(gòu)系統(tǒng)硬件平臺的設(shè)計方案,并簡述基于該硬件平臺的系統(tǒng)級設(shè)...
【文章頁數(shù)】:65 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 引言
1.1 研究背景
1.2 可重構(gòu)系統(tǒng)研究中存在的若干問題
1.3 本文的主要工作及文章結(jié)構(gòu)
第2章 可重構(gòu)計算及其相關(guān)技術(shù)
2.1 可重構(gòu)計算的概念
2.2 可重構(gòu)計算系統(tǒng)的分類
2.2.1 系統(tǒng)耦合度
2.2.2 重構(gòu)單元粒度
2.2.3 系統(tǒng)重構(gòu)方式
2.3 可重構(gòu)器件
2.3.1 CPLD
2.3.2 FPGA
2.4 可重構(gòu)系統(tǒng)設(shè)計流程和工具
2.4.1 通用FPGA系統(tǒng)級設(shè)計
2.4.2 基于FPGA的動態(tài)部分可重構(gòu)系統(tǒng)設(shè)計
第3章 可重構(gòu)計算硬件平臺的設(shè)計
3.1 典型的可重構(gòu)計算平臺
3.1.1 SPLASH和SPLASH2
3.1.2 GARP
3.1.3 RAW
3.1.4 PipeRench
3.1.5 Erlangen Slot Machine
3.2 可重構(gòu)計算硬件平臺的設(shè)計
3.2.1 設(shè)計目標(biāo)及其意義
3.2.2 設(shè)計要求
3.2.3 設(shè)計方案
3.2.3.1 硬件平臺功能結(jié)構(gòu)
3.2.3.2 硬件平臺配置方式
3.2.3.3 硬件平臺體系結(jié)構(gòu)
第4章 可重構(gòu)計算硬件平臺的開發(fā)調(diào)試
4.1 基于硬件平臺的系統(tǒng)級開發(fā)
4.2 平臺規(guī)范文檔的編寫
4.2.1 XBD文件
4.2.2 UCF文件
4.2.3 MHS文件
4.2.4 BBD文件
4.3 EDK下平臺的創(chuàng)建
4.4 平臺IP參數(shù)配置
4.5 平臺的調(diào)試手段
4.5.1 硬件方法
4.5.2 軟件方法
第5章 結(jié)論與展望
參考文獻(xiàn)
致謝
本文編號:3829590
【文章頁數(shù)】:65 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 引言
1.1 研究背景
1.2 可重構(gòu)系統(tǒng)研究中存在的若干問題
1.3 本文的主要工作及文章結(jié)構(gòu)
第2章 可重構(gòu)計算及其相關(guān)技術(shù)
2.1 可重構(gòu)計算的概念
2.2 可重構(gòu)計算系統(tǒng)的分類
2.2.1 系統(tǒng)耦合度
2.2.2 重構(gòu)單元粒度
2.2.3 系統(tǒng)重構(gòu)方式
2.3 可重構(gòu)器件
2.3.1 CPLD
2.3.2 FPGA
2.4 可重構(gòu)系統(tǒng)設(shè)計流程和工具
2.4.1 通用FPGA系統(tǒng)級設(shè)計
2.4.2 基于FPGA的動態(tài)部分可重構(gòu)系統(tǒng)設(shè)計
第3章 可重構(gòu)計算硬件平臺的設(shè)計
3.1 典型的可重構(gòu)計算平臺
3.1.1 SPLASH和SPLASH2
3.1.2 GARP
3.1.3 RAW
3.1.4 PipeRench
3.1.5 Erlangen Slot Machine
3.2 可重構(gòu)計算硬件平臺的設(shè)計
3.2.1 設(shè)計目標(biāo)及其意義
3.2.2 設(shè)計要求
3.2.3 設(shè)計方案
3.2.3.1 硬件平臺功能結(jié)構(gòu)
3.2.3.2 硬件平臺配置方式
3.2.3.3 硬件平臺體系結(jié)構(gòu)
第4章 可重構(gòu)計算硬件平臺的開發(fā)調(diào)試
4.1 基于硬件平臺的系統(tǒng)級開發(fā)
4.2 平臺規(guī)范文檔的編寫
4.2.1 XBD文件
4.2.2 UCF文件
4.2.3 MHS文件
4.2.4 BBD文件
4.3 EDK下平臺的創(chuàng)建
4.4 平臺IP參數(shù)配置
4.5 平臺的調(diào)試手段
4.5.1 硬件方法
4.5.2 軟件方法
第5章 結(jié)論與展望
參考文獻(xiàn)
致謝
本文編號:3829590
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3829590.html
最近更新
教材專著