隨著信息化時(shí)代的發(fā)展,數(shù)字信號(hào)處理器(DSP)已在社會(huì)生活的各個(gè)領(lǐng)域得到廣泛應(yīng)用。不斷擴(kuò)張的應(yīng)用領(lǐng)域在促進(jìn)DSP的性能飛速發(fā)展的同時(shí),也對(duì)片上外設(shè)接口技術(shù)提出了更高的要求。 YHFT-DSP是本校自主研制的一款32位高性能定點(diǎn)DSP,提出了一種新型的總線接口——主機(jī)擴(kuò)展總線(E-Bus)。此接口對(duì)傳統(tǒng)的主機(jī)接口功能和傳輸帶寬都進(jìn)行了擴(kuò)展,能夠更有效地支持各種同步、異步的商業(yè)標(biāo)準(zhǔn)主機(jī)總線協(xié)議。為了更好的研制、測(cè)試與應(yīng)用開(kāi)發(fā)這一新型接口,本文設(shè)計(jì)了基于E-Bus的一套軟硬件協(xié)同仿真平臺(tái),實(shí)現(xiàn)了主機(jī)與YHFT-DSP之間的高速通信機(jī)制與E-Bus特有的主從轉(zhuǎn)換功能。主要貢獻(xiàn)如下: 深入研究E-Bus總線協(xié)議特點(diǎn),結(jié)合YHFT-DSP全芯片的仿真開(kāi)發(fā)要求,合理規(guī)劃了E-Bus仿真平臺(tái)的系統(tǒng)架構(gòu),提出了軟硬件協(xié)同仿真的設(shè)計(jì)目標(biāo)。 對(duì)仿真平臺(tái)的系統(tǒng)功能進(jìn)行全面分析,設(shè)計(jì)了一套基于FPGA的硬件控制平臺(tái),為主機(jī)與YHFT-DSP之間的通信提供了高效的管理機(jī)制。設(shè)計(jì)了仿真專用寄存器空間從而使硬件平臺(tái)可控性得以提高,并通過(guò)靈活的調(diào)度策略對(duì)復(fù)雜的數(shù)據(jù)與控制流通路進(jìn)行有效管理。與主機(jī)的通信協(xié)議采用了異步的主...

【文章頁(yè)數(shù)】：97 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景與意義
    1.2 DSP外設(shè)接口技術(shù)的發(fā)展與趨勢(shì)
    1.3 課題研究主要內(nèi)容
    1.4 本文組織結(jié)構(gòu)
第二章 E-Bus軟硬件仿真平臺(tái)系統(tǒng)設(shè)計(jì)
    2.1 E-Bus總線協(xié)議分析
        2.1.1 E-Bus工作模式
        2.1.2 E-Bus仲裁機(jī)制
        2.1.3 基于E-Bus的引導(dǎo)配置
    2.2 YHFT-DSP仿真開(kāi)發(fā)的硬件平臺(tái)
    2.3 E-Bus仿真平臺(tái)的總體設(shè)計(jì)方案
        2.3.1 E-Bus仿真平臺(tái)系統(tǒng)架構(gòu)
        2.3.2 協(xié)議變換器
        2.3.3 仿真協(xié)同軟件
    2.4 本章小結(jié)
第三章 基于FPGA協(xié)議變換器的設(shè)計(jì)與實(shí)現(xiàn)
    3.1 協(xié)議變換器的模塊劃分
        3.1.1 E-Bus主機(jī)接口模式的控制
        3.1.2 I/O接口的控制
    3.2 專用寄存器空間
    3.3 協(xié)議調(diào)度策略
        3.3.1 數(shù)據(jù)與控制通路分析
        3.3.2 協(xié)議調(diào)度器的接口
        3.3.3 協(xié)議調(diào)度狀態(tài)機(jī)
    3.4 PCU設(shè)計(jì)
        3.4.1 與上位機(jī)接口協(xié)議的設(shè)計(jì)
        3.4.2 數(shù)據(jù)傳輸?shù)目刂?br>    3.5 EBU設(shè)計(jì)
        3.5.1 仲裁機(jī)制
        3.5.2 DSP從屬訪問(wèn)的控制
        3.5.3 同步主控接收器
    3.6 功能測(cè)試與驗(yàn)證
        3.6.1 測(cè)試驗(yàn)證方案
        3.6.2 驗(yàn)證結(jié)果
    3.7 FPGA實(shí)現(xiàn)
        3.7.1 利用BlockRAM實(shí)現(xiàn)存儲(chǔ)器
        3.7.2 輸入/輸出端口設(shè)置
        3.7.3 FPGA綜合到下載
    3.8 本章小結(jié)
第四章 仿真協(xié)同軟件的設(shè)計(jì)
    4.1 EZ-USB FX2 硬件特性
        4.1.1 端點(diǎn)緩沖區(qū)
        4.1.2 外部FIFO接口
        4.1.3 通用可編程接口
    4.2 固件結(jié)構(gòu)與設(shè)計(jì)
        4.2.1 構(gòu)建固件框架
        4.2.2 函數(shù)掛鉤的修改
        4.2.3 數(shù)據(jù)鏈接函數(shù)
        4.2.4 GPIF波形設(shè)計(jì)
        4.2.5 接口時(shí)鐘的配置
    4.3 仿真平臺(tái)驅(qū)動(dòng)生成
        4.3.1 EZ-USB FX2 的重枚舉
        4.3.2 利用INF文件裝載驅(qū)動(dòng)程序
    4.4 仿真應(yīng)用程序設(shè)計(jì)
        4.4.1 I/O控制與函數(shù)設(shè)計(jì)
        4.4.2 仿真應(yīng)用界面設(shè)計(jì)
    4.5 本章小結(jié)
第五章 E-Bus軟硬件協(xié)同仿真平臺(tái)調(diào)試
    5.1 E-Bus仿真平臺(tái)的調(diào)試環(huán)境
    5.2 軟硬件協(xié)同調(diào)試
        5.2.1 USB接口數(shù)據(jù)的收發(fā)（PC到FPGA）
        5.2.2 DSP從屬工作的調(diào)試（PC到DSP）
        5.2.3 DSP主控工作模式的調(diào)試（DSP到FPGA）
        5.2.4 總線仲裁的調(diào)試
    5.3 可靠性改進(jìn)
    5.4 本章小結(jié)
結(jié)束語(yǔ)
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果



本文編號(hào)：3825734