FIFO(First-In First-Out)指的是先進(jìn)先出的數(shù)據(jù)傳輸方式，異步FIFO是一種不同時(shí)鐘域之間先進(jìn)先出的數(shù)據(jù)傳遞方式。論文對(duì)FIFO存儲(chǔ)器進(jìn)行了認(rèn)真細(xì)致地分析和研究，提出了兩種實(shí)現(xiàn)方案。 亞穩(wěn)態(tài)問(wèn)題及空／滿控制信號(hào)的產(chǎn)生是異步FIFO存儲(chǔ)器設(shè)計(jì)的兩個(gè)難題。空／滿控制信號(hào)是通過(guò)同步讀寫(xiě)指針后再比較產(chǎn)生的，讀指針與寫(xiě)指針相等時(shí)，F(xiàn)IFO存儲(chǔ)器處在滿狀態(tài)或者是空狀態(tài)，這需要一種方法來(lái)區(qū)分它們。本文采用兩種解決方法：一種是在讀寫(xiě)地址前加一位附加位，通過(guò)附加位來(lái)辨別空／滿狀態(tài)；另一種方法是通過(guò)劃分地址空間來(lái)判斷。因?yàn)樽x寫(xiě)指針屬于不同的時(shí)鐘域，將它們同步到對(duì)方時(shí)鐘域時(shí)不可避免地會(huì)出現(xiàn)亞穩(wěn)態(tài)，針對(duì)亞穩(wěn)態(tài)問(wèn)題，本文也提出了兩種解決方案：一種是采用格雷碼指針，使之每次同步時(shí)最多有一位出現(xiàn)亞穩(wěn)態(tài)；另一種解決方法是通過(guò)一對(duì)握手信號(hào)同步二進(jìn)制指針。文章還介紹了一種改進(jìn)的格雷碼電路，用于實(shí)現(xiàn)較高工作頻率的FIFO存儲(chǔ)器。為了避免使用大量的同步寄存器，減小面積空間，本文還介紹了一種讀寫(xiě)指針異步比較的方法。 本文用Verilog HDL實(shí)現(xiàn)了兩種設(shè)計(jì)風(fēng)格的FIFO存儲(chǔ)器RTL級(jí)硬件設(shè)計(jì)，使用Mode...

【文章頁(yè)數(shù)】：88 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 我國(guó)微電子發(fā)展概況
    1.2 集成電路設(shè)計(jì)方法
    1.3 異步FIFO存儲(chǔ)器的應(yīng)用
        1.3.1 VLSI時(shí)代異步系統(tǒng)的研究
        1.3.2 EDA時(shí)代
        1.3.3 SoC時(shí)代
        1.3.4 異步時(shí)序電路的優(yōu)勢(shì)
        1.3.5 異步時(shí)鐘域間的數(shù)據(jù)傳輸
    1.4 課題研究的意義、工作與論文結(jié)構(gòu)
        1.4.1 課題研究意義
        1.4.2 論文的主要工作
        1.4.3 論文組織結(jié)構(gòu)
第二章 異步FIFO存儲(chǔ)器
    2.1 異步FIFO存儲(chǔ)器簡(jiǎn)介
    2.2 異步FIFO存儲(chǔ)器的結(jié)構(gòu)
    2.3 雙端口RAM
    2.4 讀/寫(xiě)地址
    2.5 滿/空信號(hào)的判斷
        2.5.1 滿標(biāo)志與空標(biāo)志
        2.5.2 指針附加位比較法
        2.5.3 地址空間比較法
    2.6 多時(shí)鐘系統(tǒng)的亞穩(wěn)態(tài)
        2.6.1 亞穩(wěn)態(tài)
        2.6.2 同步器
        2.6.3 異步時(shí)鐘域設(shè)計(jì)中的多位數(shù)據(jù)的同步
第三章 用格雷碼指針實(shí)現(xiàn)的異步FIFO存儲(chǔ)器
    3.1 格雷碼及應(yīng)用
        3.1.1 格雷碼編碼方式
        3.1.2 格雷碼與二進(jìn)制碼的轉(zhuǎn)化
        3.1.3 格雷碼計(jì)數(shù)器
    3.2 異步FIFO存儲(chǔ)器的實(shí)現(xiàn)—風(fēng)格1
        3.2.1 “兩重”格雷碼計(jì)數(shù)器
        3.2.2 格雷碼指針
        3.2.3 同步模塊
        3.2.4 空狀態(tài)產(chǎn)生模塊
        3.2.5 滿狀態(tài)產(chǎn)生模塊
        3.2.6 讀寫(xiě)時(shí)鐘頻率不同時(shí)對(duì)于滿/空狀態(tài)的影響
        3.2.7 保守的滿/空判斷
        3.2.8 幾乎滿/空邏輯的產(chǎn)生
        3.2.9 存儲(chǔ)模塊
        3.2.10 頂層模塊
    3.3 異步FIFO存儲(chǔ)器的實(shí)現(xiàn)—風(fēng)格2
        3.3.1 高速的格雷碼指針
        3.3.2 滿空狀態(tài)產(chǎn)生邏輯
        3.3.3 讀寫(xiě)指針的異步比較
        3.3.4 滿/空邏輯電路的關(guān)鍵路徑
        3.3.5 讀指針與空標(biāo)志verilog RTL程序
        3.3.6 寫(xiě)指針與滿標(biāo)志verilog RTL程序
        3.3.7 同步器的置位與復(fù)位
    3.4 兩種設(shè)計(jì)方法的交叉使用
第四章 采用握手信號(hào)的異步FIFO存儲(chǔ)器
    4.1 二進(jìn)制指針
    4.2 握手協(xié)議
    4.3 二進(jìn)制指針和格雷碼指針的比較
第五章 仿真驗(yàn)證
    5.1 RTL級(jí)驗(yàn)證
    5.2 FIFO存儲(chǔ)器的仿真波形
        5.2.1 正常的讀寫(xiě)操作
        5.2.2 FIFO存儲(chǔ)器的滿狀態(tài)波形
        5.2.3 保守的滿狀態(tài)判斷波形
    5.3 基于FPGA的驗(yàn)證
第六章 總結(jié)
參考文獻(xiàn)
攻讀碩士學(xué)士期間發(fā)表的論文



本文編號(hào)：3821448