發(fā)布時間：2023-05-11 03:50

　　浮點融合乘加(MAF)算法復(fù)雜,邏輯實現(xiàn)延遲長,規(guī)模大,已成為高性能處理器的瓶頸之一,研究高性能的浮點MAF已成為國內(nèi)外熱點。實現(xiàn)功能正確、驗證充分、可復(fù)用、具有自主知識產(chǎn)權(quán)的高性能浮點MAF對提高處理器的性能、縮短研制時間具有重要意義。 本文以低延遲雙精度MAF為基礎(chǔ),以無中斷機制和軟件協(xié)處理(SWA)為應(yīng)用背景,高頻率、面積小、兼容IEEE 754-85為目標,在以下方面進行了深入研究: 1.算法上,改進了低延遲MAF的算法以支持非規(guī)格化數(shù);提出了有符號整數(shù)補碼的舍入算法。 2.結(jié)構(gòu)上,采用8站全流水結(jié)構(gòu),設(shè)計了64位乘法器、符號探測器和LZA,提出了支持非規(guī)格化數(shù)的結(jié)構(gòu)和浮點舍入電路。 3.共享硬件,MAF實現(xiàn)了浮點乘加、浮點數(shù)規(guī)格化、浮化整、整化浮等操作,提出了浮點取小指令及其實現(xiàn)方式。 4.測試方面,通過了IEEE CC754、特殊、邊界和隨機向量的測試,超越函數(shù)和系統(tǒng)程序的測試,及一致性驗證。 5.采用全定制優(yōu)化了64位乘法器、對階移位器、符號探測器和LZA等關(guān)鍵路徑上的子部件。 本文完成了MAF軟IP核設(shè)計,包括行為級模型、高覆蓋率的測試向量集、指令集描述、高性能的可綜合...

【文章頁數(shù)】：92 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 國內(nèi)外研究概況
        1.1.1 浮點加法器
        1.1.2 浮點乘法器
        1.1.3 浮點融合乘加及現(xiàn)狀
    1.2 研究與實現(xiàn)意義
    1.3 研究內(nèi)容及目標
    1.4 論文的貢獻及結(jié)構(gòu)
第二章 低延遲浮點乘加的全流水結(jié)構(gòu)與實現(xiàn)
    2.1 應(yīng)用環(huán)境、設(shè)計目標及實現(xiàn)指令
    2.2 低延遲浮點乘加部件總體結(jié)構(gòu)
    2.3 對階移位的實現(xiàn)
    2.4 尾數(shù)乘的實現(xiàn)
    2.5 符號探測器的實現(xiàn)
    2.6 前導(dǎo)位預(yù)測(LZA)
        2.6.1 支持非規(guī)格化運算的LZA位寬
        2.6.2 LZA預(yù)編碼與編碼樹
        2.6.3 LZA預(yù)測并行修正
    2.7 規(guī)格化移位和非規(guī)格化處理
    2.8 雙加舍入
    2.9 符號位和指數(shù)通路的實現(xiàn)
    2.10 低延遲浮點乘加的全流水實現(xiàn)
    2.11 小結(jié)
第三章 各指令及異常在浮點乘加部件中的實現(xiàn)
    3.1 浮點乘加指令的實現(xiàn)
    3.2 64位有無符號整數(shù)乘的實現(xiàn)
    3.3 浮點規(guī)格化操作的實現(xiàn)
    3.4 浮點數(shù)轉(zhuǎn)換為整數(shù)的實現(xiàn)
    3.5 整數(shù)轉(zhuǎn)換為浮點數(shù)的實現(xiàn)
    3.6 取浮點數(shù)的小數(shù)部分的實現(xiàn)
    3.7 異常的實現(xiàn)
    3.8 小結(jié)
第四章 模擬驗證與綜合優(yōu)化
    4.1 浮點乘加模擬驗證的方法與目的
    4.2 IEEE754-85對浮點設(shè)計的要求及測試向量的產(chǎn)生方法
    4.3 浮點乘加部件的模擬驗證準備和驗證層次
        4.3.1 模擬驗證前的準備
        4.3.2 模塊級測試
        4.3.3 流水線級測試
        4.3.4 系統(tǒng)和指令級測試
    4.4 模擬驗證的內(nèi)容和結(jié)論
    4.5 綜合優(yōu)化策略
    4.6 浮點融合乘加的綜合結(jié)果
    4.7 小結(jié)
第五章 低延遲浮點乘加尾數(shù)通路的全定制設(shè)計
    5.1 對階移位器的全定制設(shè)計
    5.2 部分積累加單元的全定制設(shè)計
    5.3 部分積的產(chǎn)生單元的全定制設(shè)計
    5.4 符號探測器的電路實現(xiàn)
    5.5 LZA及規(guī)格化移位器的電路實現(xiàn)
    5.6 小結(jié)
第六章 結(jié)束語
致謝
參考文獻
作者在學(xué)期間取得的學(xué)術(shù)成果



本文編號：3814100