隨著數(shù)字技術(shù)的快速發(fā)展,數(shù)字化視頻監(jiān)控越來(lái)越受到市場(chǎng)的關(guān)注,同時(shí),市場(chǎng)也對(duì)主要面向監(jiān)控領(lǐng)域應(yīng)用的數(shù)字視頻錄像機(jī)(Digital Video Recorder,DVR)提出了更高的要求,如圖像質(zhì)量、編碼效率、成本控制等。本文回顧了視頻監(jiān)控發(fā)展的歷史,并介紹了視頻監(jiān)控的現(xiàn)狀和發(fā)展趨勢(shì),詳細(xì)論述了基于DaVinci DSP DVR系統(tǒng)的硬件設(shè)計(jì)和流程,包括系統(tǒng)需求分析、總體架構(gòu)設(shè)計(jì)、各功能單元原理設(shè)計(jì)、PCB仿真設(shè)計(jì)和系統(tǒng)調(diào)試。針對(duì)現(xiàn)在市場(chǎng)對(duì)于DVR系統(tǒng)高性價(jià)比的要求,在TI新近投放市場(chǎng)的DaVinci DSP TMS320DM6435、TMS320DM6433和IDT公司的嵌入式處理器79RC32K438基礎(chǔ)上,結(jié)合其它一些外圍器件開(kāi)發(fā)的高性價(jià)比的DVR系統(tǒng)。 本文在分析了DVR的市場(chǎng)需求及其產(chǎn)品自身功能特點(diǎn)的基礎(chǔ)上,確定了系統(tǒng)的硬件架構(gòu)。系統(tǒng)主要完成視頻的編解碼、硬盤(pán)存儲(chǔ)和網(wǎng)絡(luò)傳輸,此外還實(shí)現(xiàn)諸如音頻輸入輸出、USB、VGA、RS232、RS485、DIDO等多種功能。論文對(duì)IDT嵌入式處理器79RC32K438和TI DaVinci DSP的性能特點(diǎn)作了具體描述,并詳細(xì)介紹了DSP與處...

【文章頁(yè)數(shù)】：99 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
ABSTRACT
目錄
第1章 緒論
    1.1 引言
    1.2 課題研究的相關(guān)背景
        1.2.1 嵌入式系統(tǒng)發(fā)展概述
        1.2.2 數(shù)字視頻監(jiān)控系統(tǒng)的發(fā)展概述及發(fā)展現(xiàn)狀
        1.2.3 EDA技術(shù)發(fā)展概述
    1.3 課題的提出與主要任務(wù)
        1.3.1 課題的提出
        1.3.2 課題的主要研究?jī)?nèi)容和任務(wù)
    1.4 本章小節(jié)
第2章 DVR系統(tǒng)總體硬件方案設(shè)計(jì)
    2.1 系統(tǒng)功能需求分析
    2.2 嵌入式處理器的主要特點(diǎn)及選型
    2.3 DSP的主要特性及選型
    2.4 嵌入式處理器與DSP及相關(guān)設(shè)備的通訊接口
    2.5 系統(tǒng)硬件總體設(shè)計(jì)方案
    2.6 總體硬件設(shè)計(jì)框圖
    2.7 本章小節(jié)
第3章 DVR系統(tǒng)硬件原理設(shè)計(jì)
    3.1 TMS320DM643xDDR2 SDRAM設(shè)計(jì)
    3.2 RC32K438 DDR SDRAM設(shè)計(jì)
    3.3 SDRAM設(shè)計(jì)
        3.3.1 視頻控制器 SDRAM設(shè)計(jì)
        3.3.2 VGA控制器 SDRAM設(shè)計(jì)
    3.4 視頻輸入輸出處理部分設(shè)計(jì)
        3.4.1 輸入視頻解碼
        3.4.2 實(shí)時(shí)監(jiān)控和回放部分設(shè)計(jì)
        3.4.3 視頻數(shù)據(jù)轉(zhuǎn)換
    3.5 FLASH設(shè)計(jì)
    3.6 音頻輸入輸出部分設(shè)計(jì)
    3.7 PCI橋片設(shè)計(jì)
        3.7.1 PCI-USB橋接設(shè)計(jì)
        3.7.2 PCI-SATA橋接設(shè)計(jì)
    3.8 其他外設(shè)設(shè)計(jì)
        3.8.1 以太網(wǎng)PHY設(shè)計(jì)
        3.8.2 RS232和RS485設(shè)計(jì)
        3.8.3 實(shí)時(shí)時(shí)鐘設(shè)計(jì)
        3.8.4 系統(tǒng)復(fù)位設(shè)計(jì)
    3.9 系統(tǒng)電源設(shè)計(jì)
    3.10 本章小節(jié)
第4章 DVR系統(tǒng)PCB設(shè)計(jì)及調(diào)試
    4.1 高速數(shù)字設(shè)計(jì)概述
        4.1.1 高速數(shù)字設(shè)計(jì)挑戰(zhàn)
        4.1.2 信號(hào)完整性理論
        4.1.3 電源完整性理論
    4.2 PCB布局布線
        4.2.1 PCB布局
        4.2.2 PCB層疊設(shè)計(jì)原則
        4.2.3 PCB布線基本規(guī)則
        4.2.4 高速差分線的布線
        4.2.5 DDR2 SDRAM的布線與仿真
    4.3 系統(tǒng)調(diào)試
        4.3.1 系統(tǒng)上電啟動(dòng)
        4.3.2 處理器的調(diào)試
        4.3.3 DaVinci DSP的調(diào)試
        4.3.4 音視頻功能調(diào)試
        4.3.5 其他系統(tǒng)功能調(diào)試
    4.4 系統(tǒng)性能測(cè)試
    4.5 本章小節(jié)
第5章 結(jié)論與展望
    5.1 結(jié)論
    5.2 展望
    5.3 本章小結(jié)
參考文獻(xiàn)



本文編號(hào)：3791062