綜合考慮8位MCU的發(fā)展前景和RISC體系結構的特點,充分利用EDA工具的強大功能,本論文課題采用自頂向下的設計方法,獨立開發(fā)出一款具有自主知識產(chǎn)權、性價比較高的8位RISC MCU,并且將其CPU部分開發(fā)成可綜合的軟核,并且根據(jù)用戶需要還可以對外圍電路進行不同的配置。 本論文所設計的一款8位RISC體系結構的MCU,其主要特點是:采用哈佛體系結構;指令長度為固定的13位,一共有54條指令,絕大部分指令為單周期指令,有利于簡化編程,以及節(jié)省芯片面積,硬件實現(xiàn);在設計中采用兩級流水線;集成了32×8bit的SRAM和1k×13bit的ROM;具有休眠喚醒功能;具有看門狗復位功能;有多個可編程使用的I/O端口。 本論文對整個MCU芯片的體系結構設計、指令集設計和各個主要模塊設計進行了詳細的論述。論文實現(xiàn)了系統(tǒng)的Verilog HDL描述,經(jīng)FPGA驗證,整個系統(tǒng)工作正常,工作頻率可以達到72MHz。最后基于CSMC 0.5um工藝完成了整個芯片的邏輯綜合、布局布線、版圖設計和驗證,芯片后仿真時工作頻率可以達到65MHz。

【文章頁數(shù)】：69 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 RISC體系結構的發(fā)展和特點
    1.2 8 位MCU的現(xiàn)狀和發(fā)展前景
    1.3 論文課題的意義
    1.4 論文課題的主要研究工作
    1.5 論文課題的設計流程
    1.6 論文課題的研究成果
    1.7 論文課題的主要內(nèi)容
第二章 MCU體系結構的設計
    2.1 MCU系統(tǒng)結構
    2.2 流水線的設計
    2.3 時序設計
    2.4 中斷系統(tǒng)
    2.5 數(shù)據(jù)存儲系統(tǒng)
    2.6 工作寄存器
        2.6.1 間接尋址寄存器（IAR/R0）
        2.6.2 計數(shù)／定時寄存器（TCC/R1）
        2.6.3 程序指針寄存器（PC/R2）
        2.6.4 狀態(tài)標志寄存器（SR/R3）
        2.6.5 RAM選擇寄存器（RSR/R4）
        2.6.6 PORT5 寄存器(R5)
        2.6.7 PORT6 寄存器(R6)
        2.6.8 中斷狀態(tài)寄存器(RF)
    2.7 特殊功能寄存器
        2.7.1 累加器（ACC）
        2.7.2 控制寄存器（IOC1）
        2.7.3 PORT5 控制寄存器（IOC5）
        2.7.4 PORT6 控制寄存器（IOC6）
        2.7.5 下拉控制寄存器(IOCB)
        2.7.6 漏極開路控制寄存器（IOCC）
        2.7.7 上拉控制寄存器（IOCD）
        2.7.8 WDT控制寄存器（IOCE）
        2.7.9 中斷屏蔽寄存器（IOCF）
    2.8 I/O輸入輸出單元
    2.9 振蕩器
第三章 MCU的指令系統(tǒng)
    3.1 MCU指令概述
        3.1.1 控制類指令
        3.1.2 邏輯運算類指令
        3.1.3 位操作類指令
        3.1.4 數(shù)據(jù)傳輸類指令
        3.1.5 特殊功能類指令
    3.2 MCU的尋址方式
        3.2.1 立即數(shù)尋址方式
        3.2.2 直接尋址方式
        3.2.3 間接尋址方式
        3.2.4 位尋址方式
        3.2.5 隱含尋址方式
    3.3 MCU的指令說明
第四章 MCU主要模塊的設計
    4.1 ALU模塊的設計
        4.1.1 數(shù)的表示
        4.1.2 標志位
        4.1.3 超前進位加法器
        4.1.4 ALU模塊的實現(xiàn)
    4.2 PC指針模塊的設計
        4.2.1 下一條指令地址的實現(xiàn)
        4.2.2 從ROM中讀取指令
    4.3 控制機模塊的設計
        4.3.1 時鐘產(chǎn)生的模塊
        4.3.2 指令寄存模塊的設計
        4.3.3 譯碼模塊的設計
        4.3.4 中斷控制模塊的設計
    4.4 休眠/喚醒模塊的設計
    4.5 復位模塊的設計
    4.6 定時計數(shù)器/看門狗模塊
    4.7 I/O端口模塊的設計
    4.8 數(shù)據(jù)存儲模塊的設計
第五章 MCU的驗證和實現(xiàn)
    5.1 MCU的驗證方法
    5.2 MCU數(shù)字部分的RTL代碼實現(xiàn)
        5.2.1 通用的代碼風格
        5.2.2 可綜合的代碼風格
        5.2.3 MCU數(shù)字部分的RTL代碼實現(xiàn)
    5.3 編譯器的設計
    5.4 系統(tǒng)的FPGA驗證
    5.5 后端設計
        5.5.1 邏輯綜合
        5.5.2 版圖設計
第六章 結束語
致謝
參考文獻
在學期間研究成果



本文編號：3757297