在DSP設(shè)計(jì)中，由于數(shù)據(jù)通路決定時(shí)鐘周期且占據(jù)相當(dāng)大的芯片面積，因此，數(shù)據(jù)通路是決定微處理器性能和價(jià)格的主要因素。本文主要探討了rDSP數(shù)據(jù)通路的優(yōu)化設(shè)計(jì)，主要內(nèi)容和創(chuàng)新包括： 1、在分析傳統(tǒng)對數(shù)移位器實(shí)現(xiàn)的基礎(chǔ)上，提出了一種新的移位器右移級(jí)間互連方案，將二進(jìn)制補(bǔ)碼直接用于移位器部件，從而避免了傳統(tǒng)設(shè)計(jì)中的加法器、逆序電路對關(guān)鍵路徑的影響。 2、完成了40位加法器的設(shè)計(jì)。該加法器采用平方根分組進(jìn)位結(jié)構(gòu)，通過超前進(jìn)位鏈計(jì)算第16位進(jìn)位，從而支持雙16位模式，以方便一些數(shù)字信號(hào)處理算法，并針對組內(nèi)和組間的進(jìn)位鏈提出了優(yōu)化的算法。 3、分析實(shí)現(xiàn)ALU的兩種傳統(tǒng)結(jié)構(gòu)，針對將算術(shù)運(yùn)算和邏輯運(yùn)算單元分開這一方案的不足，重新設(shè)計(jì)了ALU的實(shí)現(xiàn)構(gòu)架，以較小的代價(jià)和較短的執(zhí)行時(shí)間完成了ALU的設(shè)計(jì)。 4、乘法器是DSP處理器中的關(guān)鍵部件，乘法器的設(shè)計(jì)關(guān)系到DSP處理器的性能好壞。采用改進(jìn)的Booth編碼、五層的Wallace Tree結(jié)構(gòu)和超前進(jìn)位加法器完成了乘累加的實(shí)現(xiàn)，并著重考慮了對有符號(hào)數(shù)乘法符號(hào)的處理。 

【文章頁數(shù)】：88 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題意義及來源
    1.2 DSP 的發(fā)展及特點(diǎn)
    1.3 DSP 運(yùn)算通路的研究與發(fā)展
    1.4 論文安排
第二章 DSP 數(shù)據(jù)通路
    2.1 RDSP 處理器結(jié)構(gòu)
    2.2 RDSP 的中央處理單元（CPU）
    2.3 指令分析
    2.4 RDSP 數(shù)據(jù)通路
    2.5 本章小結(jié)
第三章 移位器設(shè)計(jì)
    3.1 移位器的功能
    3.2 桶形移位器的實(shí)現(xiàn)
    3.3 移位器的設(shè)計(jì)實(shí)現(xiàn)
        3.3.1 傳統(tǒng)雙向移位器結(jié)構(gòu)
        3.3.2 新的級(jí)間互聯(lián)方案
        3.3.3 改進(jìn) 2-1 選擇器
    3.4 性能分析
    3.5 本章小結(jié)
第四章 ALU 設(shè)計(jì)
    4.1 ALU 功能
    4.2 常見加法器的討論
    4.3 40 位定點(diǎn)加法器的設(shè)計(jì)
        4.3.1 分組長度確定
        4.3.2 雙 16 位模式
        4.3.3 組內(nèi)進(jìn)位鏈優(yōu)化
        4.3.4 超前進(jìn)位鏈優(yōu)化
    4.4 ALU 實(shí)現(xiàn)
        4.4.1 傳統(tǒng)的 ALU 設(shè)計(jì)
        4.4.2 優(yōu)化的 ALU 結(jié)構(gòu)
    4.5 本章小結(jié)
第五章 乘法器設(shè)計(jì)
    5.1 乘法器的功能
    5.2 乘法器基本算法
    5.3 乘法器的設(shè)計(jì)
        5.3.1 乘法器的結(jié)構(gòu)
        5.3.2 改進(jìn)的 Booth 算法和部分積產(chǎn)生
        5.3.3 Wallace tree 壓縮
        5.3.4 對符號(hào)擴(kuò)展的處理
    5.4 本章小結(jié)
第六章 功能驗(yàn)證
    6.1 驗(yàn)證方法
        6.1.1 動(dòng)態(tài)驗(yàn)證
        6.1.2 仿真工具
        6.1.3 混合仿真平臺(tái)搭建
    6.3 功能部件的驗(yàn)證
        6.3.1 功能驗(yàn)證
        6.3.2 應(yīng)用程序驗(yàn)證
    6.4 驗(yàn)證結(jié)果
第七章 總結(jié)與展望
    7.1 本文的總結(jié)
    7.2 進(jìn)一步工作的展望
參考文獻(xiàn)
致謝
攻讀碩士學(xué)位期間已發(fā)表或錄用的論文
附件


【參考文獻(xiàn)】：
期刊論文
[1]浮點(diǎn)ALU中選擇進(jìn)位復(fù)合加法器的優(yōu)化設(shè)計(jì)[J]. 王桐,李立健,王東琳.  微計(jì)算機(jī)應(yīng)用. 2007(03)
[2]高速桶式移位器的設(shè)計(jì)研究[J]. 宣傳忠,周林杰,賈嵩.  微電子學(xué)與計(jì)算機(jī). 2007(01)
[3]數(shù)字衛(wèi)星通信中的Viterbi算法及DSP實(shí)現(xiàn)[J]. 董鵬,張鎖熊,田迎舉.  現(xiàn)代電子技術(shù). 2003(02)
[4]數(shù)據(jù)通路中算術(shù)邏輯單元相關(guān)設(shè)計(jì)與探討[J]. 陳江華,梁村梅.  山東大學(xué)學(xué)報(bào)(工學(xué)版). 2002(06)
[5]一種高速實(shí)時(shí)定點(diǎn)FFT處理器的設(shè)計(jì)[J]. 韓澤耀,韓雁,鄭為民.  電路與系統(tǒng)學(xué)報(bào). 2002(01)

碩士論文
[1]嵌入式DSP處理器的設(shè)計(jì)與驗(yàn)證[D]. 黎寶峰.湖南大學(xué) 2003
[2]DSP處理器數(shù)據(jù)通路設(shè)計(jì)[D]. 范靖.西北工業(yè)大學(xué) 2001



本文編號(hào)：3734588