本文關(guān)鍵詞：基于FPGA的高速圖像緩存及傳輸系統(tǒng)設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著社會(huì)的不斷進(jìn)步和科學(xué)技術(shù)的快速發(fā)展,圖像采集和存儲(chǔ)傳輸系統(tǒng)廣泛應(yīng)用于空間技術(shù)、工業(yè)以及生活等各個(gè)領(lǐng)域,目前CMOS圖像傳感器作為越來越多的高速圖像采集系統(tǒng)的采集元件,不僅采集速度越來越高,而且獲得的圖像數(shù)據(jù)量也越來越大,因此設(shè)計(jì)一種高速大容量的圖像數(shù)據(jù)緩存及傳輸系統(tǒng)具有十分重要的意義。本文設(shè)計(jì)的系統(tǒng)以FPGA為主控芯片,其實(shí)現(xiàn)的功能是從U盤讀取圖像緩存到DDR2 SDRAM中,然后模擬4路CMOS圖像傳感器的輸出信號(hào)提供給另一片具有圖像處理功能的FPGA,并接收其處理后返回的4路TLK2711格式的圖像數(shù)據(jù),通過Camera Link接口將圖像輸出進(jìn)行顯示。本設(shè)計(jì)分為硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件設(shè)計(jì)主要包括芯片的選型以及各硬件模塊的電路設(shè)計(jì),包括電源網(wǎng)絡(luò)設(shè)計(jì)、FPGA配置電路設(shè)計(jì)和DDR2 SDRAM電路設(shè)計(jì)。軟件設(shè)計(jì)主要包括5個(gè)模塊:時(shí)鐘產(chǎn)生模塊、ARM數(shù)據(jù)接口模塊、DDR2 SDRAM接口模塊、模擬CMOS圖像輸出模塊和模擬TLK2711數(shù)據(jù)接口模塊,分別完成時(shí)鐘信號(hào)產(chǎn)生、U盤圖像數(shù)據(jù)接收、圖像數(shù)據(jù)緩存、CMOS圖像傳感器輸出信號(hào)模擬和TLK2711格式數(shù)據(jù)接收功能。該系統(tǒng)最大緩存容量為4Gbit,CMOS圖像信號(hào)與TLK2711圖像數(shù)據(jù)的時(shí)鐘速率均為100MHz。仿真和測(cè)試結(jié)果表明,該系統(tǒng)能夠正確穩(wěn)定的工作,數(shù)據(jù)最大緩存速率為12.8Gbps,4路CMOS圖像數(shù)據(jù)速率為4.8Gbps,4路TLK2711數(shù)據(jù)速率為6.4Gbps。
【關(guān)鍵詞】：圖像采集 FPGA CMOS圖像傳感器
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP333
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 符號(hào)對(duì)照表10-11
• 縮略語(yǔ)對(duì)照表11-14
• 第一章 緒論14-18
• 1.1 課題研究背景14-15
• 1.2 論文研究的目的和意義15
• 1.3 論文主要工作和結(jié)構(gòu)15-18
• 第二章 主要功能模塊基本原理18-32
• 2.1 DDR2 SDRAM介紹18-25
• 2.1.1 DDR2 SDRAM的結(jié)構(gòu)和工作原理19-23
• 2.1.2 DDR2 SDRAM的操作時(shí)序23-25
• 2.2 CMOS圖像介紹25-29
• 2.2.1 CMOS圖像傳感器原理25-27
• 2.2.2 影響CMOS傳感器性能的因素27-28
• 2.2.3 CMOS圖像傳感器新技術(shù)28
• 2.2.4 CMOS圖像傳感器信號(hào)輸出格式28-29
• 2.3 TLK2711芯片介紹29-31
• 2.3.1 TLK2711的功能和工作原理29-31
• 2.3.2 TLK2711的接口時(shí)序31
• 2.4 本章小結(jié)31-32
• 第三章 圖像緩存及傳輸系統(tǒng)方案設(shè)計(jì)32-56
• 3.1 系統(tǒng)總體設(shè)計(jì)32-33
• 3.2 系統(tǒng)硬件設(shè)計(jì)33-37
• 3.2.1 FPGA選型33-34
• 3.2.2 電源網(wǎng)絡(luò)設(shè)計(jì)34-36
• 3.2.3 FPGA配置電路設(shè)計(jì)36
• 3.2.4 DDR2 SDRAM電路設(shè)計(jì)36-37
• 3.3 系統(tǒng)軟件設(shè)計(jì)37-54
• 3.3.1 時(shí)鐘產(chǎn)生模塊設(shè)計(jì)38-41
• 3.3.2 ARM數(shù)據(jù)接口模塊設(shè)計(jì)41-42
• 3.3.3 DDR2 SDRAM接口模塊設(shè)計(jì)42-46
• 3.3.4 模擬CMOS圖像輸出模塊設(shè)計(jì)46-50
• 3.3.5 模擬TLK2711數(shù)據(jù)接口模塊設(shè)計(jì)50-54
• 3.4 本章小結(jié)54-56
• 第四章 圖像緩存及傳輸系統(tǒng)的仿真與測(cè)試56-66
• 4.1 系統(tǒng)各模塊的仿真與分析56-62
• 4.1.1 時(shí)鐘產(chǎn)生模塊仿真與分析56
• 4.1.2 ARM數(shù)據(jù)接口的仿真與分析56-57
• 4.1.3 DDR2 SDRAM接口的仿真與分析57-59
• 4.1.4 模擬CMOS圖像輸出模塊的仿真與分析59-60
• 4.1.5 模擬TLK2711數(shù)據(jù)接口模塊的仿真與分析60-62
• 4.2 系統(tǒng)功能實(shí)際測(cè)試62-65
• 4.2.1 模擬CMOS圖像輸出信號(hào)測(cè)試62-63
• 4.2.2 相位調(diào)整IODEALY延時(shí)單元功能測(cè)試63-64
• 4.2.3 發(fā)送和接收?qǐng)D像對(duì)比測(cè)試64-65
• 4.3 本章小結(jié)65-66
• 第五章 結(jié)束語(yǔ)66-68
• 參考文獻(xiàn)68-70
• 致謝70-72
• 作者簡(jiǎn)介72-73
• 1. 基本情況72
• 2. 教育背景72-73

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前2條

1 劉勤讓,鄔江興;總線數(shù)據(jù)寬度可配置DDR傳輸?shù)腇PGA設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與應(yīng)用;2005年12期

2 韓茜,羅豐,吳順君;高速大容量固態(tài)存儲(chǔ)系統(tǒng)的設(shè)計(jì)[J];雷達(dá)科學(xué)與技術(shù);2005年02期

  本文關(guān)鍵詞：基于FPGA的高速圖像緩存及傳輸系統(tǒng)設(shè)計(jì)，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：373319