隨著數(shù)字圖像處理技術(shù)、IP網(wǎng)絡(luò)技術(shù)的發(fā)展，實(shí)時(shí)圖像處理系統(tǒng)在日常生活、軍事、工業(yè)和醫(yī)療等許多領(lǐng)域得到了廣泛的應(yīng)用。實(shí)時(shí)圖像處理器的硬件實(shí)現(xiàn)是進(jìn)行實(shí)時(shí)圖像處理和網(wǎng)絡(luò)傳輸?shù)那疤�，是視頻圖像產(chǎn)品的核心部分，也是視頻圖像處理算法研究與開發(fā)的基礎(chǔ)。 本論文圍繞實(shí)時(shí)圖像處理器的軟硬件設(shè)計(jì)與實(shí)現(xiàn)，開展了以下研究工作： 1．提出了一個(gè)實(shí)時(shí)圖像處理器硬件實(shí)現(xiàn)方案，該方案以數(shù)字媒體處理器TMS320DM642為核心，以Xilinx 100萬門FPGA為輔助處理器，具有較強(qiáng)的圖像實(shí)時(shí)處理能力，具有4路視頻輸入端口和1路多制式視頻輸出端口，具有以太網(wǎng)接口、PCI接口、4個(gè)UART串行通信接口，功能較強(qiáng)。 2．完成了實(shí)時(shí)圖像處理器的原理圖設(shè)計(jì)、印制電路板設(shè)計(jì)和硬件的安裝、調(diào)試。在印制電路板設(shè)計(jì)中，應(yīng)用信號(hào)完整性分析的理論，對高速電路的布局、布線進(jìn)行了優(yōu)化設(shè)計(jì)，保證了硬件電路的高速性能。 3．應(yīng)用DSP／BIOS嵌入式操作系統(tǒng)、CSL芯片支持庫和視頻設(shè)備驅(qū)動(dòng)程序完成了各功能模塊的軟件編程和調(diào)試、測試。測試結(jié)果表明各功能模塊都能正常工作，驗(yàn)證了軟、硬件... 

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 研究背景
    1.2 國內(nèi)外發(fā)展現(xiàn)狀
    1.3 本文的主要工作與內(nèi)容安排
2 實(shí)時(shí)圖像處理器的硬件設(shè)計(jì)
    2.1 系統(tǒng)的設(shè)計(jì)目標(biāo)
    2.2 系統(tǒng)硬件設(shè)計(jì)的總體方案
    2.3 系統(tǒng)硬件各部分電路的設(shè)計(jì)
        2.3.1 媒體處理器DM642內(nèi)部結(jié)構(gòu)
            2.3.1.1 DM642的CPU結(jié)構(gòu)
            2.3.1.2 DM642的存儲(chǔ)器結(jié)構(gòu)
            2.3.1.3 DM642的EDMA控制器
            2.3.1.4 DM642的片內(nèi)外設(shè)
        2.3.2 視頻輸入輸出模塊
            2.3.2.1 DM642視頻端口介紹
            2.3.2.2 視頻采集通道接口設(shè)計(jì)
            2.3.2.3 視頻顯示通道接口設(shè)計(jì)
            2.3.2.4 DM642的12C模塊
        2.3.3 DM642外部存儲(chǔ)空間的分配
            2.3.3.1 DM642的外部存儲(chǔ)器接口EMIF
            2.3.3.2 外部CEO空間SDRAM接口設(shè)計(jì)
            2.3.3.3 外部CE1空間Flash接口設(shè)計(jì)
            2.3.3.4 外部CE2空間UART串口通信模塊設(shè)計(jì)
            2.3.3.5 FPGA寄存器端口
        2.3.4 PCI/HPI/以太網(wǎng)接口模塊
            2.3.4.1 PCI/HPI接口設(shè)計(jì)
            2.3.4.2 以太網(wǎng)接口設(shè)計(jì)
        2.3.5 FPGA部分
        2.3.6 系統(tǒng)組成的電源部分
    2.4 實(shí)時(shí)圖像處理器的印制板圖設(shè)計(jì)
        2.4.1 高速電路設(shè)計(jì)中的信號(hào)完整性分析SI
        2.4.2 信號(hào)完整性分析工具
        2.4.3 本系統(tǒng)設(shè)計(jì)中為保持信號(hào)完整性采取的措施
3 實(shí)時(shí)圖像處理器的硬件調(diào)試與測試
    3.1 實(shí)時(shí)圖像處理系統(tǒng)的軟件開發(fā)平臺(tái)
        3.1.1 CCS集成開發(fā)環(huán)境
        3.1.2 DSP/BIOS嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)
            3.1.2.1 DSP/BIOS實(shí)時(shí)多任務(wù)操作系統(tǒng)簡介
            3.1.2.2 DSP/BIOS應(yīng)用程序的開發(fā)流程
            3.1.2.3 DSP/BIOS應(yīng)用程序的啟動(dòng)序列
            3.1.2.4 DSP/BIOS的多任務(wù)調(diào)度
        3.1.3 片級支持庫CSL
        3.1.4 DDK設(shè)備驅(qū)動(dòng)程序開發(fā)包
    3.2 實(shí)時(shí)圖像處理系統(tǒng)的各個(gè)模塊調(diào)試與測試
        3.2.1 DM642初始化設(shè)置
        3.2.2 DM642存儲(chǔ)器讀寫
        3.2.3 視頻設(shè)備軟硬件調(diào)試
            3.2.3.1 視頻設(shè)備驅(qū)動(dòng)程序模型
            3.2.3.2 視頻設(shè)備迷你驅(qū)動(dòng)程序的設(shè)計(jì)
            3.2.3.3 編寫測試程序與觀察結(jié)果
        3.2.4 串口通信模塊調(diào)試
        3.2.5 網(wǎng)口通信模塊調(diào)試
        3.2.6 PCI接口測試
        3.2.7 Flash程序加載
4 基于JPEG 2000的圖像壓縮及其以太網(wǎng)傳輸
    4.1 JPEG 2000圖像壓縮標(biāo)準(zhǔn)
        4.1.1 JPEG 2000圖像壓縮標(biāo)準(zhǔn)介紹
        4.1.2 JPEG 2000核心編解碼模塊與過程
    4.2 JPEG2網(wǎng)絡(luò)攝像機(jī)實(shí)現(xiàn)的程序流程
    4.3 程序測試與結(jié)果
5 結(jié)束語
致謝
參考文獻(xiàn)



本文編號(hào)：3724623