本文關(guān)鍵詞：一種兼容MCS-51指令集的高速M(fèi)CU設(shè)計(jì)與驗(yàn)證，由筆耕文化傳播整理發(fā)布。

【摘要】：自二十世紀(jì)八十年代美國因特爾公司推出80C51、80C52微控制器后,兼容MCS-51指令集的微控制器在八位微控制器中逐漸成為市場主流。最近十幾年,隨著MCS-51指令集專利的到期,各大芯片設(shè)計(jì)廠商也都在MCS-51指令集基礎(chǔ)上推出了自己的八位微控制器。目前,市場上采用MCS-51指令集的微控制器指令執(zhí)行效率通常低于20MIPS,這嚴(yán)重制約了該類微控制器在高速數(shù)據(jù)處理方面的應(yīng)用。為了提高M(jìn)CS-51指令集的執(zhí)行效率,論文中采用多周期技術(shù)和流水線技術(shù)設(shè)計(jì)出了指令執(zhí)行效率高達(dá)36MIPS的MCU IP核c8051.課題中采用兩個(gè)真雙端口八位ROM和兩個(gè)單端口八位ROM設(shè)計(jì)出了c8051IP的程序存儲(chǔ)器結(jié)構(gòu),以這種結(jié)構(gòu)作為程序存儲(chǔ)器的c8051 IP可以在一個(gè)時(shí)鐘周期內(nèi)取出每條指令的所有操作碼和操作數(shù),這樣使得c8051 IP可以采用類似于MIPS的五級指令流水線來執(zhí)行自己的指令,這大大提高了c8051 IP執(zhí)行指令的效率。課題中設(shè)計(jì)的c8051 IP存儲(chǔ)器結(jié)構(gòu)采用數(shù)據(jù)總線和程序總線分離的雙總線哈弗架構(gòu)。其數(shù)據(jù)存儲(chǔ)器由工作寄存器組、片內(nèi)RAM和特殊功能寄存器三部分組成,這三部分的字節(jié)地址采用統(tǒng)一編碼的方式。c8051 IP支持中斷操作,在微控制器處理中斷服務(wù)程序前,c8051 IP創(chuàng)新性的采用LCALL指令的數(shù)據(jù)通路和控制通路實(shí)現(xiàn)了對PC值的入棧操作。為了方便c8051 IP與外部芯片通訊,課題設(shè)計(jì)了針對c8051 IP的UART、SPI和I2C接口,這些接口模塊都支持中斷操作。為了對c8051 IP和各外設(shè)模塊做完整的功能測試,本論文在linux環(huán)境下搭建了c8051IP單指令測試平臺(tái)和benchmark測試平臺(tái)。MCU單指令測試部分,采用System Verilog端口對MCU內(nèi)核進(jìn)行封裝,同時(shí)在測試模塊中插入System Verilog斷言,實(shí)現(xiàn)了單指令自動(dòng)化測試平臺(tái)的搭建。在benchmark測試部分,通過perl腳本,配合Keil編譯器,使用NCsim完成了對MCU的benchmark測試平臺(tái)的搭建。
【關(guān)鍵詞】：MCS-51指令集 流水線技術(shù) 單指令測試 benchmark測試
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要4-5
• Abstract5-8
• 第1章 緒論8-12
• 1.1 課題背景8-9
• 1.2 國內(nèi)外研究現(xiàn)狀9-10
• 1.3 課題研究的目的和意義10
• 1.4 主要研究內(nèi)容和論文結(jié)構(gòu)10-12
• 第2章 微控制器內(nèi)核結(jié)構(gòu)設(shè)計(jì)12-27
• 2.1 MCS-51 指令集12
• 2.2 MCU存儲(chǔ)器結(jié)構(gòu)12-16
• 2.2.1 程序存儲(chǔ)器12-14
• 2.2.2 數(shù)據(jù)存儲(chǔ)器14-16
• 2.3 MCU內(nèi)核結(jié)構(gòu)16-22
• 2.3.1 指令流水線劃分16-17
• 2.3.2 多周期控制17-19
• 2.3.3 流水線和狀態(tài)機(jī)的對應(yīng)關(guān)系19-20
• 2.3.4 MCU內(nèi)核數(shù)據(jù)通路和控制通路20-22
• 2.4 MCU中斷處理機(jī)制22-24
• 2.4.1 MCU內(nèi)核中斷系統(tǒng)簡介22-23
• 2.4.2 硬件結(jié)構(gòu)實(shí)現(xiàn)23-24
• 2.5 MCU整體結(jié)構(gòu)24-26
• 2.6 本章小結(jié)26-27
• 第3章 基于存儲(chǔ)器映射的外設(shè)接口設(shè)計(jì)及仿真27-52
• 3.1 UART模塊結(jié)構(gòu)設(shè)計(jì)及驗(yàn)證27-32
• 3.1.1 UART模塊功能概述27-28
• 3.1.2 UART模塊結(jié)構(gòu)設(shè)計(jì)28-29
• 3.1.3 串口模塊發(fā)送接收數(shù)據(jù)狀態(tài)機(jī)29-30
• 3.1.4 UART配置寄存器30-31
• 3.1.5 UART模塊仿真31-32
• 3.2 SPI模塊結(jié)構(gòu)設(shè)計(jì)及驗(yàn)證32-43
• 3.2.1 SPI模塊功能概述32-33
• 3.2.2 SPI模塊結(jié)構(gòu)設(shè)計(jì)33-37
• 3.2.3 SPI配置寄存器37-38
• 3.2.4 SPI模塊仿真38-43
• 3.3 I2C模塊結(jié)構(gòu)設(shè)計(jì)及驗(yàn)證43-48
• 3.3.1 I2C模塊功能概述43-44
• 3.3.2 I2C模塊結(jié)構(gòu)設(shè)計(jì)44-46
• 3.3.3 I2C模塊配置寄存器46-47
• 3.3.4 I2C模塊功能仿真47-48
• 3.4 GPIO模塊結(jié)構(gòu)設(shè)計(jì)及驗(yàn)證48-51
• 3.4.1 GPIO模塊功能概述48-49
• 3.4.2 GPIO模塊結(jié)構(gòu)設(shè)計(jì)49-50
• 3.4.3 GPIO模塊特殊功能寄存器50
• 3.4.4 GPIO模塊功能仿真50-51
• 3.5 本章小結(jié)51-52
• 第4章MCU單指令測試和benchmark測試52-59
• 4.1 單指令測試52-55
• 4.1.1 SystemVerilog接口建模52-53
• 4.1.2 基于SystemVerilog的MCU單指令測試53-55
• 4.2 benchmark測試55-57
• 4.2.1 benchmark測試流程55-56
• 4.2.2 benchmark測試結(jié)果56-57
• 4.3 性能對比57-58
• 4.4 本章小結(jié)58-59
• 結(jié)論59-60
• 參考文獻(xiàn)60-64
• 致謝64

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前3條

1 何立民;從Cygnal C8051F看8位單片機(jī)發(fā)展之路[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2002年05期

2 牟剛,賀前華,江瑾;基于流水線結(jié)構(gòu)的高速嵌入式MCU設(shè)計(jì)[J];微電子學(xué);2004年04期

3 孫麗娜;;淺談單片機(jī)系統(tǒng)的穩(wěn)定性[J];民營科技;2012年03期

  本文關(guān)鍵詞：一種兼容MCS-51指令集的高速M(fèi)CU設(shè)計(jì)與驗(yàn)證，，由筆耕文化傳播整理發(fā)布。

本文編號：372438