在當(dāng)代的處理器設(shè)計(jì)中,通常使用專(zhuān)用部件來(lái)進(jìn)行浮點(diǎn)計(jì)算,即浮點(diǎn)運(yùn)算單元（FPU）。高精度計(jì)算、圖形加速、數(shù)字信號(hào)處理等應(yīng)用對(duì)浮點(diǎn)處理的要求越來(lái)越高,因此,FPU也成為當(dāng)代微處理器中一個(gè)重要組成部分。由于集成電路技術(shù)的發(fā)展,芯片的集成密度大大提高,浮點(diǎn)運(yùn)算能力成為繼頻率后評(píng)價(jià)CPU性能的又一重要指標(biāo)。浮點(diǎn)運(yùn)算能力的高低不僅決定了該CPU的性能,而且決定了該CPU的應(yīng)用領(lǐng)域,如何提高FPU的性能早已成為一個(gè)重要的研究課題。 本文從浮點(diǎn)格式標(biāo)準(zhǔn)出發(fā),分析了浮點(diǎn)乘、除和開(kāi)方的運(yùn)算原理和計(jì)算公式,并在深入研究了基于牛頓迭代的Goldschmidt算法之后,設(shè)計(jì)并實(shí)現(xiàn)了高速浮點(diǎn)除法和開(kāi)方運(yùn)算單元,并成功的將浮點(diǎn)乘法運(yùn)算融入其中,實(shí)現(xiàn)了乘法器的復(fù)用。本文所設(shè)計(jì)單元,支持單、雙、擴(kuò)三種浮點(diǎn)精度格式,除法運(yùn)算分別需要15、19、23個(gè)周期,開(kāi)方運(yùn)算分別需要19、26、34個(gè)周期,乘法運(yùn)算無(wú)論何種精度均只需5周期。在功能上,該單元可以完成浮點(diǎn)乘、除和開(kāi)方等多種運(yùn)算。在硬件實(shí)現(xiàn)上,該單元采用ASIC的全定制電路設(shè)計(jì)方法,使用smic 0.13微米的單元庫(kù)進(jìn)行仿真驗(yàn)證,最終主頻可以達(dá)到380MHZ。 

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 Intel 8087、80287、80387、80486
        1.2.2 Intel Pentium
        1.2.3 Intel 80860(i860)
        1.2.4 HARP(Hitachi Advanced RISC Processor)
        1.2.5 PowerPC系列處理
        1.2.6 IBM RS/6000
        1.2.7 MIPS系列產(chǎn)品
        1.2.8 Super SPARC
    1.3 論文內(nèi)容及結(jié)構(gòu)
第2章 浮點(diǎn)格式分析
    2.1 浮點(diǎn)格式與精度
    2.2 浮點(diǎn)的舍入方式
    2.3 浮點(diǎn)的異常處理
第3章 浮點(diǎn)乘、除、開(kāi)方算法研究
    3.1 浮點(diǎn)乘法算法
    3.2 浮點(diǎn)除法算法
    3.3 浮點(diǎn)開(kāi)方算法
第4章 浮點(diǎn)乘、除和開(kāi)方運(yùn)算單元的設(shè)計(jì)與實(shí)現(xiàn)
    4.1 整體設(shè)計(jì)
    4.2 符號(hào)的判定
    4.3 階碼的計(jì)算
        4.3.1 階碼修正值產(chǎn)生
        4.3.2 階碼的壓縮和相加
        4.3.3 下溢判斷原理
        4.3.4 上溢判斷原理
    4.4 查找表的設(shè)計(jì)
    4.5 加法器的設(shè)計(jì)
        4.5.1 四位加法單元的設(shè)計(jì)
        4.5.2 進(jìn)位鏈的設(shè)計(jì)
    4.6 乘法器的設(shè)計(jì)
        4.6.1 BOOTH譯碼
        4.6.2 Wallaee壓縮
        4.6.3 部分積加法器
    4.7 舍入異常與規(guī)格化
    4.8 時(shí)序控制與描述
第5章 浮點(diǎn)單元測(cè)試
    5.1 測(cè)試流程
    5.2 詳細(xì)設(shè)計(jì)
    5.3 數(shù)據(jù)分析
        5.3.1 levell
        5.3.2 level2
        5.3.3 forever
    5.4 使用說(shuō)明
第6章 結(jié)論與展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文及其它成果
致謝


【參考文獻(xiàn)】：
期刊論文
[1]高速流水線(xiàn)浮點(diǎn)加法器的FPGA實(shí)現(xiàn)[J]. 王曉莉,黃偉,王典洪.  電子元器件應(yīng)用. 2009(04)
[2]高速流水線(xiàn)浮點(diǎn)加法器的FPGA實(shí)現(xiàn)[J]. 王曉莉,黃偉,王典洪.  電子元器件應(yīng)用. 2009 (04)
[3]FPGA中浮點(diǎn)乘法器的實(shí)現(xiàn)[J]. 金美華,宋萬(wàn)杰,吳順君.  火控雷達(dá)技術(shù). 2008(01)
[4]基于VHDL的浮點(diǎn)算法研究[J]. 夏陽(yáng),鄒瑩.  計(jì)算機(jī)仿真. 2007(04)
[5]一種浮點(diǎn)乘法器的參數(shù)化設(shè)計(jì)[J]. 蔣華,袁紅林,徐晨.  信息與電子工程. 2006(05)
[6]浮點(diǎn)乘累加處理單元的FPGA實(shí)現(xiàn)[J]. 金席,高小鵬,龍翔.  計(jì)算機(jī)與數(shù)字工程. 2006(10)
[7]高速浮點(diǎn)乘法器設(shè)計(jì)[J]. 吳金,應(yīng)征.  電路與系統(tǒng)學(xué)報(bào). 2005(06)
[8]求補(bǔ)舍入并行和位長(zhǎng)自適應(yīng)整數(shù)轉(zhuǎn)浮點(diǎn)數(shù)電路設(shè)計(jì)[J]. 夏宏,曲英杰,王沁.  計(jì)算機(jī)研究與發(fā)展. 2001(09)
[9]浮點(diǎn)加法器電路設(shè)計(jì)算法的研究[J]. 夏宏,吳克河,李占才.  計(jì)算機(jī)工程與應(yīng)用. 2001(13)
[10]浮點(diǎn)開(kāi)方運(yùn)算單元的電路設(shè)計(jì)[J]. 夏宏,李笑盈,王攻本.  計(jì)算機(jī)工程與應(yīng)用. 2001(11)



本文編號(hào)：3722735