發(fā)布時(shí)間：2017-05-16 21:08

  本文關(guān)鍵詞：基于FPGA的華P架構(gòu)PLC處理器設(shè)計(jì)，，由筆耕文化傳播整理發(fā)布。

【摘要】：基于FPGA的華P架構(gòu)PLC處理器是在深入研究傳統(tǒng)PLC技術(shù)、處理器技術(shù)、華P語(yǔ)言和FPGA的基礎(chǔ)上提出的。華P語(yǔ)言的程序與梯形圖相似,易于互相轉(zhuǎn)換,還具有多數(shù)據(jù)操作命令。為了能直接執(zhí)行華P語(yǔ)言,設(shè)計(jì)了華P處理器及其指令集。本文完成了對(duì)華P處理器的功能設(shè)計(jì)、指令集設(shè)計(jì)、代碼編寫,詳細(xì)描述了華P指令集中的通用指令以及多數(shù)據(jù)操作指令如ACTAB指令和JPTAB的設(shè)計(jì)方法及流程,并在FPGA上用Verilog編程語(yǔ)言實(shí)現(xiàn)了。借助Quartus II軟件和Modelsim SE軟件對(duì)華P指令集進(jìn)行了編譯和仿真驗(yàn)證,仿真結(jié)果驗(yàn)證了設(shè)計(jì)方案和實(shí)現(xiàn)方法的可行性。其中多數(shù)據(jù)操作部分,屬于EISC高效率處理器的理念。
【關(guān)鍵詞】：FPGA PLC 華P處理器 華P指令集 華P語(yǔ)言
【學(xué)位授予單位】：沈陽(yáng)理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP332
【目錄】：

• 摘要6-7
• Abstract7-11
• 第1章 緒論11-17
• 1.1 PLC的由來(lái)和定義11
• 1.1.1 PLC的由來(lái)11
• 1.1.2 PLC的定義11
• 1.2 PLC的發(fā)展概況和發(fā)展趨勢(shì)11-14
• 1.2.1 PLC的發(fā)展概況11-12
• 1.2.2 PLC的發(fā)展趨勢(shì)12-14
• 1.3 PLC處理器及其應(yīng)用情況14-15
• 1.4 課題的研究現(xiàn)狀15
• 1.5 課題的研究目的和意義15
• 1.6 本文研究的主要內(nèi)容15-16
• 1.7 論文章節(jié)結(jié)構(gòu)16-17
• 第2章 華P語(yǔ)言17-22
• 2.1 華P語(yǔ)言簡(jiǎn)介17-18
• 2.2 華P語(yǔ)言與PLC編程語(yǔ)言的對(duì)比18-19
• 2.3 高效率指令與EISC理念19-22
• 2.3.1 主流體系結(jié)構(gòu)及架構(gòu)類別19-20
• 2.3.2 高效率指令20-21
• 2.3.3 EISC理念21-22
• 第3章 華P處理器指令系統(tǒng)的設(shè)計(jì)22-32
• 3.1 指令集的發(fā)展與設(shè)計(jì)背景22-24
• 3.2 指令尋址方式24
• 3.3 基于華P語(yǔ)句的華P指令集24-26
• 3.4 華P指令26-30
• 3.4.1 通用指令的設(shè)計(jì)26-27
• 3.4.2 高效率指令的設(shè)計(jì)27-30
• 3.5 指令表（機(jī)器碼表）30-32
• 第4章 華P處理器的實(shí)現(xiàn)32-61
• 4.1 Verilog HDL硬件描述語(yǔ)言32-35
• 4.1.1 Verilog HDL簡(jiǎn)介32-33
• 4.1.2 采用Verilog HDL設(shè)計(jì)復(fù)雜數(shù)字電路的優(yōu)點(diǎn)33-35
• 4.2 編程實(shí)現(xiàn)開(kāi)發(fā)環(huán)境Quartus II介紹35-36
• 4.2.1 Quartus II介紹35-36
• 4.2.2 Quartus II設(shè)計(jì)流程36
• 4.3 狀態(tài)機(jī)36-40
• 4.3.1 一主多從狀態(tài)機(jī)控制方式37-39
• 4.3.2 存儲(chǔ)器39-40
• 4.4 華P處理器的特殊功能寄存器40-42
• 4.4.1 定時(shí)計(jì)數(shù)器40-41
• 4.4.2 中斷系統(tǒng)41
• 4.4.3 程序計(jì)數(shù)器PC41-42
• 4.4.4 堆棧指針SP42
• 4.4.5 數(shù)據(jù)指針DP42
• 4.4.6 程序狀態(tài)字PSW42
• 4.5 華P處理器指令的實(shí)現(xiàn)42-61
• 4.5.1 通用指令的實(shí)現(xiàn)42-45
• 4.5.2 高效率指令的實(shí)現(xiàn)45-58
• 4.5.3 特殊功能的實(shí)現(xiàn)58-61
• 第5章 仿真分析61-72
• 5.1 FPGA的介紹61-64
• 5.1.1 FPGA的發(fā)展61
• 5.1.2 FPGA內(nèi)部結(jié)構(gòu)61
• 5.1.3 FPGA設(shè)計(jì)流程61-64
• 5.2 仿真工具M(jìn)odelsim SE簡(jiǎn)介64-65
• 5.3 華P指令集的仿真分析65-72
• 5.3.1 傳統(tǒng)指令的仿真分析65-66
• 5.3.2 ACTAB指令的仿真分析66-68
• 5.3.3 JPTAB指令的仿真分析68-70
• 5.3.4 定時(shí)器的仿真分析70-72
• 結(jié)論72-73
• 參考文獻(xiàn)73-75
• 攻讀碩士學(xué)位期間發(fā)表的論文和取得的科研成果75-76
• 致謝76-77

【共引文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 楊浩;;三菱可編程控制器教學(xué)實(shí)驗(yàn)裝置開(kāi)發(fā)[J];技術(shù)與市場(chǎng);2014年07期

  本文關(guān)鍵詞：基于FPGA的華P架構(gòu)PLC處理器設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：371927