Flash存儲(chǔ)器的研究和生產(chǎn)己經(jīng)進(jìn)入成熟階段,但隨著微電子產(chǎn)業(yè)的快速發(fā)展,Flash存儲(chǔ)器的設(shè)計(jì)和生產(chǎn)過程中仍然面臨著諸如器件尺寸縮小的限制、編程速度與電壓和功耗之間的矛盾等多方面的挑戰(zhàn),Flash存儲(chǔ)器的設(shè)計(jì)成為當(dāng)今半導(dǎo)體技術(shù)領(lǐng)域,尤其是DSP芯片等微處理芯片設(shè)計(jì)領(lǐng)域門檻最高的方向之一。 隨著數(shù)字信號(hào)處理器及存儲(chǔ)器應(yīng)用領(lǐng)域的不斷擴(kuò)大,在面積、性能等因素之外,Flash存儲(chǔ)器的設(shè)計(jì)也不斷面臨更新的挑戰(zhàn),例如極限條件下的穩(wěn)定性和可靠性,以及空間環(huán)境、高能物理實(shí)驗(yàn)等條件下的抗輻射性等。針對(duì)應(yīng)用領(lǐng)域需求,本文設(shè)計(jì)了一種新型的1M bit Flash存儲(chǔ)器,設(shè)計(jì)要求該存儲(chǔ)器在極限條件下具有較高的工作穩(wěn)定性,且具備總劑量50K rad（Si）的抗輻射性能。 論文根據(jù)Flash存儲(chǔ)器的單元特性及總體設(shè)計(jì)要求,首先確定了存儲(chǔ)器的陣列架構(gòu)、系統(tǒng)架構(gòu),進(jìn)行了功能模塊的劃分和各項(xiàng)參數(shù)的設(shè)定。針對(duì)50K rad（Si）的抗輻射指標(biāo),分別對(duì)存儲(chǔ)單元和外圍電路進(jìn)行了改進(jìn)設(shè)計(jì)。在存儲(chǔ)單元的設(shè)計(jì)中,通過對(duì)硅MOS器件及浮柵存儲(chǔ)器件輻射損傷機(jī)理的分析,采用了環(huán)形柵結(jié)構(gòu)加固存儲(chǔ)單元和陣列NMOS選擇... 

【文章頁數(shù)】：90 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 引言
    1.2 半導(dǎo)體存儲(chǔ)器
        1.2.1 SRAM 存儲(chǔ)器
        1.2.2 DRAM 存儲(chǔ)器
        1.2.3 非揮發(fā)存儲(chǔ)器
    1.3 Flash 存儲(chǔ)器
        1.3.1 FLASH 存儲(chǔ)器的應(yīng)用背景
        1.3.2 FLASH 存儲(chǔ)器的架構(gòu)
        1.3.3 FLASH 存儲(chǔ)器的工作原理
        1.3.4 FLASH 存儲(chǔ)器的結(jié)構(gòu)組成
    1.4 本論文的主要內(nèi)容
第二章 Flash 存儲(chǔ)器的系統(tǒng)設(shè)計(jì)
    2.1 系統(tǒng)總體描述
    2.2 輸入輸出端口定義
    2.3 系統(tǒng)功能描述
        2.3.1 編程操作
        2.3.2 反轉(zhuǎn)位操作
        2.3.3 讀操作
        2.3.4 軟件數(shù)據(jù)保護(hù)操作
        2.3.5 數(shù)據(jù)查詢操作
    2.4 系統(tǒng)電路電氣參數(shù)
        2.4.1 系統(tǒng)工作條件
        2.4.2 直流與交流特性參數(shù)
    2.5 系統(tǒng)結(jié)構(gòu)組成
    2.6 本章小結(jié)
第三章 Flash 存儲(chǔ)器的電路設(shè)計(jì)
    3.1 存儲(chǔ)單元及陣列設(shè)計(jì)
        3.1.1 存儲(chǔ)單元設(shè)計(jì)
        3.1.2 存儲(chǔ)器陣列設(shè)計(jì)
    3.2 外圍電路設(shè)計(jì)
        3.2.1 外圍電路設(shè)計(jì)綜述
        3.2.2 外圍電路的器件加固
        3.2.3 ATD 電路設(shè)計(jì)
        3.2.4 靈敏放大器電路的抗輻射設(shè)計(jì)
        3.2.5 正電荷泵電路的抗輻射設(shè)計(jì)
        3.2.6 負(fù)電荷泵電路設(shè)計(jì)
        3.2.7 帶隙基準(zhǔn)電路的溫度穩(wěn)定性改進(jìn)設(shè)計(jì)
        3.2.8 定時(shí)(TIMER)電路設(shè)計(jì)
        3.2.9 上電延遲(SUPPLY_DELAY)電路設(shè)計(jì)
        3.2.10 SDP 軟件保護(hù)功能及漢明碼糾錯(cuò)功能
    3.3 存儲(chǔ)器電路的總體仿真驗(yàn)證
        3.3.1 擦除及編程機(jī)制
        3.3.2 總體功能仿真
    3.4 本章小結(jié)
第四章 版圖設(shè)計(jì)及后仿真
    4.1 版圖布局布線介紹
    4.2 版圖設(shè)計(jì)的總體考慮
    4.3 關(guān)鍵電路的版圖實(shí)現(xiàn)
        4.3.1 ATD 電路版圖設(shè)計(jì)
        4.3.2 靈敏放大器的版圖設(shè)計(jì)
        4.3.3 電荷泵的版圖設(shè)計(jì)
        4.3.4 SDP 模塊的版圖設(shè)計(jì)
        4.3.5 TIMER 模塊的版圖設(shè)計(jì)
        4.3.6 總體版圖設(shè)計(jì)
    4.4 后仿真
        4.4.1 靈敏放大器后仿真
        4.4.2 電荷泵后仿真
        4.4.3 TIMER 模塊后仿真
        4.4.4 SUPPLY_DELAY 模塊后仿真
        4.4.5 總體后仿真
    4.5 本章小結(jié)
第五章 總結(jié)
    5.1 論文總結(jié)工作
    5.2 深入工作設(shè)想
參考文獻(xiàn)
附錄：攻讀碩士學(xué)位期間發(fā)表的期刊論文及會(huì)議論文



本文編號(hào)：3711675