為滿足圖像處理領(lǐng)域多幀累計(jì)成像對(duì)高幀頻、高分辨率數(shù)據(jù)的實(shí)時(shí)的采集與緩存的要求,外接大容量DDR3,并充分利用其帶寬是亟待解決的問(wèn)題。結(jié)合Xilinx提供的MIG_v4.0IP核,引入讀寫FIFO和讀寫邏輯控制模塊,提出了一種基于DDR3的讀寫訪問(wèn)策略,可以提高DDR3帶寬的利用率。測(cè)試結(jié)果表明,在DDR3 PHY接口工作頻率400M的情況下,帶寬利用率可達(dá)到90%以上。不失一般性,本文提出的訪問(wèn)策略對(duì)普通的高幀率、高分辨率圖像的高速緩存同樣能夠提供有益參考。 

【文章頁(yè)數(shù)】：4 頁(yè)

【文章目錄】：
1 DDR3訪問(wèn)特性
2 DDR3帶寬利用率測(cè)試
    2.1 DDR3控制器用戶接口介紹
    2.2 不同訪問(wèn)模式下帶寬利用率測(cè)試
3 圖像緩存策略設(shè)計(jì)
    3.1 圖像數(shù)據(jù)的存放策略
    3.2 仿真測(cè)試
4 結(jié)語(yǔ)


【參考文獻(xiàn)】：
期刊論文
[1]用于DDR3訪存優(yōu)化的數(shù)據(jù)緩沖機(jī)制[J]. 陳勝剛,付興飛,曾思,劉勝.  國(guó)防科技大學(xué)學(xué)報(bào). 2017(06)

碩士論文
[1]DDR3 SDRAM控制器與PHY的設(shè)計(jì)與仿真[D]. 聶小龍.山東大學(xué) 2017
[2]基于FPGA的無(wú)線圖像采集傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 梅傲寒.安徽大學(xué) 2016
[3]適用于DDR SDRAM的控制器設(shè)計(jì)[D]. 容濤濤.西安電子科技大學(xué) 2012



本文編號(hào)：3700687