本文關(guān)鍵詞：面向低功耗的多核多線程架構(gòu)研究，由筆耕文化傳播整理發(fā)布。

【摘要】：制造工藝的持續(xù)發(fā)展，為芯片提供了指數(shù)級增長的可用晶體管，單個芯片上甚至可以容納數(shù)10億個晶體管，因而處理器能耗和熱密度逼近其物理極限，成為限制處理器性能提升的主要瓶頸。如何組織利用這些晶體管資源，將之轉(zhuǎn)化為適應(yīng)未來應(yīng)用的有效計算性能成為一個的難題。線延時相對開關(guān)延時的不斷增加，芯片熱密度逼近制冷極限，線路的復(fù)雜性使得簡單增加現(xiàn)有處理器的設(shè)計成為泡影，設(shè)計人員不得不放棄傳統(tǒng)通過增加單芯片性能的方式，轉(zhuǎn)而采用多核架構(gòu)提升處理器的性能。同時，已有的研究表明不同應(yīng)用對資源的需求存在較大差異，通過資源重構(gòu)可以獲得顯著的效益。近年來，有關(guān)多核多線程的動態(tài)重構(gòu)成為該領(lǐng)域中的一個研究熱點。本文對基于多核多線程架構(gòu)的動態(tài)資源管理進行了深入的研究，主要工作包括： （1）通過閱讀多核多線程領(lǐng)域?qū)＜业奈墨I和相關(guān)的技術(shù)文檔，本文對CMP、SMT、細/粗粒度多線程等多核結(jié)構(gòu)及亟待解決的關(guān)鍵問題以及各種架構(gòu)的優(yōu)劣等各方面進行了系統(tǒng)的分析和闡述。在實際的處理器產(chǎn)品中，通常不會只采用某種單一的處理架構(gòu)，而采用多種架構(gòu)混合的方式，以達到處理器與多級Cache及存儲的最佳匹配，根據(jù)當(dāng)前商用處理器的結(jié)構(gòu)，CMP與SMT的混合架構(gòu)將在很長一段時間占據(jù)處理器領(lǐng)域的主流位置。 （2）目前，關(guān)于SMT的資源重分配算法主要有以下幾種，以L1/L2Cache的缺失率或者系統(tǒng)的IPC為重劃分指標(biāo)，控制數(shù)據(jù)通路資源在不同線程之間的分配；或者通過多種分配方案測試，動態(tài)追蹤系統(tǒng)需求的最佳資源匹配。這兩種方案或分配算法與目標(biāo)相關(guān)性不大，或需要很長時間才能找到最佳分配方案。本文中提出以資源利用率為衡量標(biāo)準(zhǔn)，并設(shè)置線程的資源吸收壁，保證線程免于饑餓。 （3）核內(nèi)資源動態(tài)管理大都限于SMT處理器，但SMT不具有擴展性，直接移植到其它架構(gòu)中效果往往不如人意。本文中提出一種基于CMT架構(gòu)的動態(tài)資源管理算法，該方案能夠動態(tài)的調(diào)整線程的資源分配量，在保證性能基礎(chǔ)上考慮關(guān)閉多余資源，以達到節(jié)能降耗目的，并綜合考慮了多核多線程結(jié)構(gòu)對系統(tǒng)的總體吞吐量的影響。為了更準(zhǔn)確的驗證本文提出的動態(tài)重構(gòu)方案，使用Simics和GEMS模擬出全系統(tǒng)SPARC平臺，，并用SPEC OMP基準(zhǔn)測試程序驗證。結(jié)果表明在4核*4線程環(huán)境下，我們的方案比傳統(tǒng)靜態(tài)劃分方案的功耗降低了18.13%，同時性能提升40.1%。
【關(guān)鍵詞】：多核多線程 亂序緩沖區(qū) 動態(tài)重構(gòu) 低功耗 片上多線程
【學(xué)位授予單位】：北京工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要4-5
• Abstract5-7
• 目錄7-9
• 第1章 緒論9-15
• 1.1 課題背景和研究意義9-12
• 1.1.1 選題背景9-10
• 1.1.2 研究意義10-11
• 1.1.3 研究內(nèi)容11-12
• 1.2 國內(nèi)外研究現(xiàn)狀12-14
• 1.2.1 多核多線程處理器研究現(xiàn)狀12-13
• 1.2.2 處理器資源動態(tài)重構(gòu)研究現(xiàn)狀13-14
• 1.3 論文的結(jié)構(gòu)安排14-15
• 第2章 多核/多線程架構(gòu)與動態(tài)重構(gòu)技術(shù)15-27
• 2.1 CMP 與 SMT 架構(gòu)簡介15-21
• 2.1.1 CMP 架構(gòu)處理器16-19
• 2.1.2 SMT 架構(gòu)處理器19-21
• 2.2 CMT 架構(gòu)介紹21-24
• 2.3 處理器資源分配研究24-26
• 2.4 本章小結(jié)26-27
• 第3章 基于 CMT 的 ROB 動態(tài)分配算法27-41
• 3.1 資源使用效率分析27-30
• 3.1.1 RUM-CMT 基本思想27-28
• 3.1.2 資源動態(tài)框架28-30
• 3.2 RUM 算法詳細描述30-32
• 3.3 實驗平臺簡介32-36
• 3.3.1 Simics 模擬器介紹32-33
• 3.3.2 GEMS 簡介33-34
• 3.3.3 功耗估計34-35
• 3.3.4 SPEC OMP 簡介35-36
• 3.4 評價方法36-37
• 3.5 實驗結(jié)果與分析37-40
• 3.6 本章小結(jié)40-41
• 第4章 面向低功耗的 ROB 分配算法41-51
• 4.1 RUM_LP-CMT 算法框架41-43
• 4.2 RUM_LP 算法詳細描述43
• 4.3 評價方法43-44
• 4.4 實驗結(jié)果與分析44-50
• 4.5 本章小結(jié)50-51
• 結(jié)論51-53
• 工作總結(jié)51-52
• 進一步工作52-53
• 參考文獻53-57
• 攻讀碩士學(xué)位期間所取得的成果57-59
• 致謝59

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 Robert Cravotta;;可配置處理器應(yīng)用日趨紅火[J];電子設(shè)計技術(shù);2003年11期

2 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結(jié)構(gòu)的研究與實現(xiàn)[J];廣州大學(xué)學(xué)報(自然科學(xué)版);2006年04期

3 張錚;趙榮彩;顏峻;邰銘;陳科;;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和應(yīng)用綜述[J];信息工程大學(xué)學(xué)報;2006年04期

4 張怡,孫志剛;基于IPSec的下一代高性能安全處理器的體系結(jié)構(gòu)[J];國防科技大學(xué)學(xué)報;2003年02期

5 岳虹;戴葵;王志英;;一種面向數(shù)字信號處理的嵌入式處理器體系結(jié)構(gòu)設(shè)計[J];計算機工程與科學(xué);2006年10期

6 許珊琳;;適合嵌入應(yīng)用的嵌入式處理器[J];中國集成電路;2009年02期

7 張磊;王穎;陳云霽;徐志偉;張立新;;可重塑處理器:用戶可定義的加速器中處理器架構(gòu)[J];網(wǎng)絡(luò)新媒體技術(shù);2012年06期

8 Robert Cravotta;;一個處理器能兼顧控制與信號處理嗎?[J];電子設(shè)計技術(shù);2002年07期

9 朱丹;李暾;郭陽;李思昆;;微處理器體系結(jié)構(gòu)級測試程序自動生成技術(shù)[J];軟件學(xué)報;2005年12期

10 ;高性能處理器云集市場[J];每周電腦報;1997年15期

中國重要會議論文全文數(shù)據(jù)庫 前3條

1 宋緋;劉曉寧;;DSP/MCU結(jié)構(gòu)的新型處理器[A];第九屆全國青年通信學(xué)術(shù)會議論文集[C];2004年

2 趙秋平;楊燦群;王鋒;;LBM算法在Cell處理器上的實現(xiàn)和優(yōu)化[A];2008'中國信息技術(shù)與應(yīng)用學(xué)術(shù)論壇論文集（二）[C];2008年

3 周巍;孫冰;戰(zhàn)立明;呂建華;王國仁;于戈;;基于DOM模型的XML查詢處理器的設(shè)計與實現(xiàn)[A];第十八屆全國數(shù)據(jù)庫學(xué)術(shù)會議論文集（研究報告篇）[C];2001年

中國重要報紙全文數(shù)據(jù)庫 前10條

1 ;處理器上演多核大戲[N];計算機世界;2005年

2 心元;PC“心臟”的搏擊[N];計算機世界;2004年

3 清華大學(xué)微處理器與SoC技 術(shù)研究中心 王海霞 汪東升;顛覆傳統(tǒng)理念[N];計算機世界;2005年

4 清華大學(xué)微處理器與SoC技術(shù)研究 中心 汪東升 王海霞 張悠慧 李兆麟;CMP 開啟處理器效能時代[N];計算機世界;2005年

5 江蘇 netfan;體現(xiàn)速度與性能[N];電腦報;2004年

6 四川 王毅;變革進行時[N];電腦報;2004年

7 清華大學(xué)微處理器與SoC技術(shù)研究中心 汪東升;多核技術(shù)天地廣闊[N];計算機世界;2006年

8 本報記者 李獻 王皓;2002年服務(wù)器四大景觀[N];計算機世界;2003年

9 ;MontaVista Linux 2．1跨平臺[N];中國計算機報;2002年

10 ;CPU技術(shù)進步牛氣沖天[N];計算機世界;2004年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

2 魏繼增;可配置可擴展處理器關(guān)鍵問題研究[D];天津大學(xué);2010年

3 霍文捷;嵌入式處理器安全運行機制的研究與設(shè)計[D];華中科技大學(xué);2010年

4 從明;類數(shù)據(jù)流驅(qū)動的分片式處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2009年

5 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2007年

6 任永青;邏輯核動態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

7 黎鐵軍;嵌入式流媒體處理器體系結(jié)構(gòu)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2005年

8 黃海林;高可靠處理器體系結(jié)構(gòu)研究[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2006年

9 劉光輝;高效處理器容錯技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

10 溫璞;面向科學(xué)計算的PIM體系結(jié)構(gòu)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國科學(xué)技術(shù)大學(xué);2009年

2 黃冕;X處理器存儲一致性模型的研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

3 趙燦明;分片式處理器上激進執(zhí)行模型分析[D];中國科學(xué)技術(shù)大學(xué);2009年

4 劉晉汾;處理器描述語言的研究與應(yīng)用[D];解放軍信息工程大學(xué);2011年

5 邸志雄;多核包處理器數(shù)據(jù)控制總線技術(shù)研究[D];西安電子科技大學(xué);2010年

6 方紅霞;基于指令的處理器時延測試產(chǎn)生方法[D];中國科學(xué)院研究生院（計算技術(shù)研究所）;2005年

7 劉子揚;基于虛擬計算群的眾核處理器動態(tài)在線任務(wù)調(diào)度算法研究[D];上海交通大學(xué);2013年

8 董亞卓;循環(huán)陣列處理器體系結(jié)構(gòu)的關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2004年

9 黎寶峰;嵌入式DSP處理器的設(shè)計與驗證[D];湖南大學(xué);2003年

10 梁志勇;X處理器流指令發(fā)射機制研究及硬件實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2006年

  本文關(guān)鍵詞：面向低功耗的多核多線程架構(gòu)研究，由筆耕文化傳播整理發(fā)布。

本文編號：369135