本課題的研究目的是開(kāi)發(fā)并設(shè)計(jì)一款面向家用電器類(lèi)產(chǎn)品的4位RISC MCU IP軟核。在對(duì)市場(chǎng)需求的調(diào)研對(duì)比后,通過(guò)對(duì)各種家用電器類(lèi)產(chǎn)品的具體功能、應(yīng)用特點(diǎn)及硬件需求進(jìn)行了分析,確定了CPU的架構(gòu)及常用的外圍硬件資源做為本課題的研究基礎(chǔ),以便今后在此設(shè)計(jì)的基礎(chǔ)上衍生出系列化產(chǎn)品。 經(jīng)過(guò)深入細(xì)致的研究,本課題設(shè)計(jì)的MCU最終采用了數(shù)據(jù)總線和指令總線相互分離的哈佛雙總線、以及Microchip公司PIC微控制器的兩級(jí)流水線體系結(jié)構(gòu);指令集主要參考了PIC的指令集架構(gòu),并結(jié)合自身的硬件資源特點(diǎn)進(jìn)行設(shè)計(jì)。通過(guò)深入分析PIC及其他知名系列單片機(jī)系統(tǒng)結(jié)構(gòu)、指令系統(tǒng)和系統(tǒng)時(shí)序,把握了微控制器的設(shè)計(jì)思想,并且在此基礎(chǔ)上對(duì)精簡(jiǎn)指令集MCU IP核進(jìn)行頂層功能和結(jié)構(gòu)的定義與劃分;采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法,建立了一個(gè)可行有效的RISC MCU IP核模型;采用IP核重用技術(shù)、當(dāng)前流行的Verilog硬件描述語(yǔ)言和高層次綜合方法,對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)描述;并借助多種EDA工具對(duì)各個(gè)具體功能模塊及整個(gè)系統(tǒng)進(jìn)行了仿真,綜合和驗(yàn)證。 本系統(tǒng)IP核的設(shè)計(jì)主要包括CPU基本模塊、外圍常用基本模塊和... 

【文章頁(yè)數(shù)】：74 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
論文摘要
ABSTRACT
第一章：緒論
    1.1 單片機(jī)簡(jiǎn)介
    1.2 本課題的選題目的和意義
        1.2.1 本課題的選題背景
        1.2.2 課題的選題目的和意義
    1.3 論文的研究?jī)?nèi)容與結(jié)構(gòu)安排
        1.3.1 研究?jī)?nèi)容與方法
        1.3.2 論文結(jié)構(gòu)安排
第二章：設(shè)計(jì)方法與設(shè)計(jì)流程
    2.1 數(shù)字系統(tǒng)高層次設(shè)計(jì)
        2.1.1 自頂向下設(shè)計(jì)方法與設(shè)計(jì)流程
        2.1.2 硬件描述語(yǔ)言
        2.1.3 高層次設(shè)計(jì)技術(shù)優(yōu)點(diǎn)
    2.2 MCU IP 核設(shè)計(jì)流程
第三章：RISC MCU IP 核的結(jié)構(gòu)設(shè)計(jì)與指令集分析
    3.1 微控制器的硬件結(jié)構(gòu)及特點(diǎn)
    3.2 微控制器的架構(gòu)
        3.2.1 資源概述
        3.2.2 CPU 的時(shí)序圖和指令周期
    3.3 指令系統(tǒng)
        3.3.1 指令系統(tǒng)概述
        3.3.3 RISC 的定義與特點(diǎn)
        3.3.4 RISC 指令集的選取
第四章：MCU IP 核模塊電路的設(shè)計(jì)
    4.1 MCU IP 核的基本模塊實(shí)現(xiàn)
        4.1.1 系統(tǒng)時(shí)鐘產(chǎn)生電路模塊（clk_gen）
        4.1.2 指令譯碼器（decode）
        4.1.3 數(shù)據(jù)選擇器（data_mux）
        4.1.4 算數(shù)邏輯運(yùn)算單元 ALU（aluown）
        4.1.5 程序計(jì)數(shù)器和堆棧（prgm_cntr）
        4.1.6 特殊功能寄存器模塊
        4.1.7 I/O 模塊
    4.2 定時(shí)/計(jì)數(shù)器與基準(zhǔn)定時(shí)器
        4.2.1 通用定時(shí)/計(jì)數(shù)器（time10）
        4.2.2 基準(zhǔn)定時(shí)器（basetimer）
    4.3 看門(mén)狗
    4.4 音頻控制模塊
    4.5 存儲(chǔ)器設(shè)計(jì)
第五章：MCU 的中斷系統(tǒng)設(shè)計(jì)
    5.1 中斷源
    5.2 中斷優(yōu)先級(jí)設(shè)計(jì)
    5.3 中斷響應(yīng)
    5.4 PC 和堆棧模塊
    5.5 中斷系統(tǒng)的仿真驗(yàn)證
第六章：MCU IP 核的FPGA 仿真與綜合
    6.1 仿真和綜合概述
    6.2 功能仿真
    6.3 邏輯綜合
    6.4 綜合后仿真
    6.5 布局布線
    6.6 時(shí)序仿真
    6.7 仿真策略及仿真圖
    6.8 功能評(píng)價(jià)與仿真體會(huì)
        6.8.1 功能和性能評(píng)價(jià)
        6.8.2 仿真體會(huì)
第七章：總結(jié)與展望
參考文獻(xiàn)
作者在攻讀碩士學(xué)位期間發(fā)表的論文
致謝


【參考文獻(xiàn)】：
期刊論文
[1]新型RISC流水線架構(gòu)的8位微控制器[J]. 李逍波 ,潘松 ,徐旭.  電子產(chǎn)品世界. 2003(17)
[2]一種采用RISC構(gòu)架的4位微控制器[J]. 居水榮.  微電子技術(shù). 2003(02)
[3]單片微控制器的功能集成方向(一)[J]. 居水榮,胡慶成,徐冬艷.  微電子技術(shù). 2002(01)

碩士論文
[1]八位RISC微控制器IP核設(shè)計(jì)[D]. 王京.西北工業(yè)大學(xué) 2006
[2]四位高速低功耗微控制器芯片的設(shè)計(jì)研究[D]. 龐科.天津大學(xué) 2004
[3]PIC微控制器中RISC處理器體系結(jié)構(gòu)研究及其簡(jiǎn)化模型的設(shè)計(jì)[D]. 陳志勇.電子科技大學(xué) 2003



本文編號(hào)：3686639