隨著信息時代的高速發(fā)展,數(shù)據(jù)傳輸帶寬和存儲容量日益增長。為適應(yīng)對大量的高速數(shù)據(jù)分析處理需要,必須要對高速數(shù)據(jù)流存儲關(guān)鍵技術(shù)進行研究。本文以高速數(shù)據(jù)流存儲為前提,重點研究了40Gbps高速數(shù)據(jù)流存儲關(guān)鍵技術(shù)指標(biāo),完成40Gbps高速數(shù)據(jù)流存儲硬件電路和數(shù)字邏輯系統(tǒng)的設(shè)計與實現(xiàn),為高速數(shù)據(jù)流存儲提供硬件平臺和數(shù)字實現(xiàn)方案。論文主要內(nèi)容分為三部分:第一,完成高速數(shù)據(jù)流存儲硬件電路設(shè)計與實現(xiàn)。首先,對高速數(shù)據(jù)流存儲的研究現(xiàn)狀和應(yīng)用場景進行分析,對硬件電路結(jié)構(gòu)和性能提出對應(yīng)的指標(biāo)要求。然后根據(jù)硬件電路的性能需求劃分多個電路單元進行分析,完成單元電路的核心芯片選型和總體結(jié)構(gòu)設(shè)計。最后完成各電路單元的電路設(shè)計方案,確定總體功耗、時鐘網(wǎng)絡(luò)分配和電路配置方式,并完成電路設(shè)計。第二,完成高速數(shù)據(jù)流存儲數(shù)字邏輯系統(tǒng)設(shè)計與實現(xiàn)。首先,從數(shù)據(jù)存儲速率、格式、緩存區(qū)域和控制器四個方面,分析高速數(shù)據(jù)流存儲對數(shù)字邏輯系統(tǒng)的需求。然后根據(jù)分析結(jié)果給出數(shù)字邏輯設(shè)計的總框圖,并詳細(xì)闡述主要數(shù)字邏輯模塊的設(shè)計方案和實現(xiàn)方法。最后對實現(xiàn)高速數(shù)據(jù)存儲數(shù)字邏輯系統(tǒng)所消耗的資源進行分析。第三,完成40Gbps高速數(shù)據(jù)流存儲硬件電路和... 

【文章頁數(shù)】：98 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景與意義
    1.2 研究內(nèi)容與貢獻
    1.3 論文結(jié)構(gòu)與安排
第二章 高速數(shù)據(jù)流存儲技術(shù)研究現(xiàn)狀
    2.1 引言
    2.2 固態(tài)存儲器概述
    2.3 PCI Express總線技術(shù)
        2.3.1 總線架構(gòu)
        2.3.2 分層結(jié)構(gòu)
    2.4 NVM Express協(xié)議
        2.4.1 NVMe特性
        2.4.2 NVMe隊列
        2.4.3 NVMe指令
    2.5 AXI4 總線協(xié)議
    2.6 本章小結(jié)
第三章 40Gbps高速數(shù)據(jù)流存儲技術(shù)硬件電路分析與設(shè)計
    3.1 引言
    3.2 應(yīng)用場景與需求分析
        3.2.1 應(yīng)用場景
        3.2.2 需求分析
    3.3 硬件電路性能需求與分析
        3.3.1 數(shù)字處理單元
        3.3.2 邏輯控制單元
        3.3.3 Switch單元
        3.3.4 數(shù)據(jù)存儲單元
        3.3.5 時鐘電路單元
        3.3.6 電源電路單元
    3.4 硬件電路方案設(shè)計與實現(xiàn)
        3.4.1 硬件電路總體設(shè)計
        3.4.2 數(shù)字處理電路
        3.4.3 數(shù)據(jù)存儲電路
    3.5 本章小結(jié)
第四章 40Gbps高速數(shù)據(jù)流存儲技術(shù)數(shù)字邏輯分析與設(shè)計
    4.1 引言
    4.2 高速數(shù)據(jù)流存儲數(shù)字邏輯需求與分析
        4.2.1 數(shù)據(jù)存儲速率分析
        4.2.2 數(shù)據(jù)緩存方案分析
        4.2.3 數(shù)據(jù)存儲格式分析
        4.2.4 存儲控制方案分析
    4.3 高速存儲數(shù)字邏輯設(shè)計總框圖
    4.4 高速存儲數(shù)字邏輯設(shè)計與實現(xiàn)
        4.4.1 PCIe硬核概述
        4.4.2 BRAM存儲模塊
        4.4.3 數(shù)據(jù)分發(fā)模塊
        4.4.4 初始化模塊
        4.4.5 寫命令模塊
        4.4.6 Host主控模塊
    4.5 邏輯資源消耗分析
    4.6 本章小結(jié)
第五章 40Gbps高速數(shù)據(jù)流存儲關(guān)鍵技術(shù)實驗驗證
    5.1 引言
    5.2 實驗驗證平臺及測試流程
    5.3 硬件電路性能測試與分析
        5.3.1 電源單元測試與分析
        5.3.2 時鐘單元測試與分析
        5.3.3 數(shù)字處理芯片測試與分析
        5.3.4 Switch單元測試與分析
    5.4 數(shù)字邏輯功能測試與分析
        5.4.1 數(shù)據(jù)讀寫功能
        5.4.2 數(shù)據(jù)存儲速率
    5.5 本章小結(jié)
第六章 結(jié)束語
    6.1 本文總結(jié)及主要貢獻
    6.2 下一步工作的建議
致謝
參考文獻
攻讀碩士學(xué)位期間的研究成果


【參考文獻】：
期刊論文
[1]RAID系統(tǒng)擴容方案研究綜述[J]. 元鑄,謝平,耿生玲.  電子學(xué)報. 2019(11)
[2]固態(tài)存儲技術(shù)研究概述[J]. 牛藝霏,劉嵩巖,陳妍霖,劉歡,王曉雯.  計算機產(chǎn)品與流通. 2019(07)
[3]NVMe高速存儲的FPGA實現(xiàn)[J]. 崔丹丹,宮永生.  微電子學(xué)與計算機. 2019(06)
[4]直流電源紋波和噪聲測量[J]. 席安和.  電子質(zhì)量. 2018(02)
[5]基于FPGA的USB3.0通信架構(gòu)設(shè)計與實現(xiàn)[J]. 吳春春,胡懷湘,金達,陳相宇.  計算機與現(xiàn)代化. 2017(10)
[6]SDRAM的發(fā)展歷程[J]. 王樹爭.  電腦知識與技術(shù). 2017(15)
[7]基于FPGA的AXI4總線時序設(shè)計與實現(xiàn)[J]. 馬飛,劉琦,包斌.  電子技術(shù)應(yīng)用. 2015(06)
[8]QSFP光模塊的技術(shù)與測試研究[J]. 王婷婷.  信息通信. 2015(05)
[9]NVMe/PCIe SSD閃存控制技術(shù)在服務(wù)器中的應(yīng)用分析[J]. 姜微微,陳乃闊,耿士華.  信息技術(shù)與信息化. 2015(05)
[10]FPGA與通用處理器同步數(shù)據(jù)傳輸接口的設(shè)計[J]. 胡強.  電子技術(shù)應(yīng)用. 2014(08)

碩士論文
[1]基于PCIe接口的固態(tài)硬盤控制器設(shè)計與實現(xiàn)[D]. 王志奇.電子科技大學(xué) 2017
[2]基于FPGA的NVMe接口設(shè)計[D]. 陳思揚.西安電子科技大學(xué) 2015
[3]固態(tài)存儲系統(tǒng)PCIe接口的設(shè)計方法與實現(xiàn)[D]. 彭振翼.華中科技大學(xué) 2013



本文編號：3683192