微處理器功能驗(yàn)證自動(dòng)化方法的研究和實(shí)現(xiàn)
發(fā)布時(shí)間:2022-08-08 15:17
隨著IC技術(shù)的不斷發(fā)展,設(shè)計(jì)的復(fù)雜度和集成度不斷提高,驗(yàn)證工作所花費(fèi)的時(shí)間和人力開銷越來越大,而其中又以微處理器的驗(yàn)證為最復(fù)雜和最困難。近年來,學(xué)術(shù)領(lǐng)域和業(yè)界對(duì)驗(yàn)證特別是處理器的驗(yàn)證進(jìn)行了大量的研究和嘗試,對(duì)驗(yàn)證方法學(xué)不斷改進(jìn)完善,并開發(fā)出很多新的驗(yàn)證語言及驗(yàn)證工具,不過其中的核心問題就是如何在保證驗(yàn)證覆蓋率的前提下提高驗(yàn)證自動(dòng)化或者效率。T DSP為自主開發(fā)的一款低功耗16位定點(diǎn)DSP,超哈佛多總線結(jié)構(gòu),六級(jí)流水。本文研究和比較了多種常用的功能驗(yàn)證方法和相應(yīng)的覆蓋率的評(píng)估,并詳細(xì)介紹了T DSP項(xiàng)目中自動(dòng)化驗(yàn)證平臺(tái)的實(shí)現(xiàn)和相應(yīng)的偽隨機(jī)測(cè)試指令生成器的實(shí)現(xiàn)機(jī)制,具有很高的自動(dòng)化和可重用性。另外,在應(yīng)用偽隨機(jī)驗(yàn)證方法的前提下,針對(duì)大量冗余向量帶來的額外時(shí)間和計(jì)算能力的開銷,進(jìn)行了部分改進(jìn),引入了人工神經(jīng)網(wǎng)絡(luò)來動(dòng)態(tài)調(diào)整待測(cè)向量的優(yōu)先級(jí),有針對(duì)性的將優(yōu)先級(jí)最高的向量輸出進(jìn)行驗(yàn)證,并給出了一種可以通用的優(yōu)先級(jí)表示方法,可以獨(dú)立于待驗(yàn)證微處理器架構(gòu)和指令集。改進(jìn)后的方法有效的提高了整個(gè)驗(yàn)證平臺(tái)的自動(dòng)化和可重用性。
【文章頁數(shù)】:73 頁
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
ABSTRACT
1 緒論
1.1 集成電路發(fā)展現(xiàn)狀和趨勢(shì)
1.2 微處理器發(fā)展簡(jiǎn)介
1.2.1 RISC 處理器
1.2.2 DSP 處理器
1.3 功能驗(yàn)證的需求及其重要性
1.4 本文主要研究工作和內(nèi)容安排
2 功能驗(yàn)證理論及方法
2.1 驗(yàn)證的概念和層次
2.2 常用的驗(yàn)證方法
2.2.1 基于仿真的驗(yàn)證技術(shù)
2.2.2 軟硬件協(xié)同驗(yàn)證
2.2.3 靜態(tài)驗(yàn)證方法
2.2.4 形式化驗(yàn)證方法
2.2.5 基于斷言的驗(yàn)證
2.3 驗(yàn)證結(jié)果及質(zhì)量的衡量
2.3.1 行覆蓋率
2.3.2 條件覆蓋率
2.3.3 翻轉(zhuǎn)覆蓋率
2.3.4 有限狀態(tài)機(jī)覆蓋率
2.4 比較和總結(jié)
3 T DSP 及其驗(yàn)證策略
3.1 簡(jiǎn)介
3.2 系統(tǒng)架構(gòu)
3.3 存儲(chǔ)系統(tǒng)
3.4 流水線
3.5 驗(yàn)證策略
3.5.1 總體驗(yàn)證策略
3.5.2 激勵(lì)生成策略
3.5.3 結(jié)果檢測(cè)策略
3.6 本章小結(jié)
4 自動(dòng)化驗(yàn)證平臺(tái)的設(shè)計(jì)
4.1 自動(dòng)化驗(yàn)證平臺(tái)
4.2 偽隨機(jī)測(cè)試程序生成器的研究和設(shè)計(jì)
4.2.1 偽隨機(jī)測(cè)試程序自動(dòng)生成方法
4.2.2 偽隨機(jī)測(cè)試程序生成器的設(shè)計(jì)
4.3 總線功能模型(BUS FUNCTION MODEL, BFM)的設(shè)計(jì)
4.4 結(jié)果的抓取和自動(dòng)比對(duì)
4.5 驗(yàn)證平臺(tái)的可重用性分析
4.6 驗(yàn)證結(jié)果
4.7 基于人工神經(jīng)網(wǎng)絡(luò)的改進(jìn)
4.7.1 向量?jī)?yōu)先級(jí)的定義
4.7.2 向量?jī)?yōu)先級(jí)建模
4.7.3 驗(yàn)證結(jié)果
4.8 本章小結(jié)
5 結(jié)論
參考文獻(xiàn)
致謝
攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文
本文編號(hào):3671746
【文章頁數(shù)】:73 頁
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
ABSTRACT
1 緒論
1.1 集成電路發(fā)展現(xiàn)狀和趨勢(shì)
1.2 微處理器發(fā)展簡(jiǎn)介
1.2.1 RISC 處理器
1.2.2 DSP 處理器
1.3 功能驗(yàn)證的需求及其重要性
1.4 本文主要研究工作和內(nèi)容安排
2 功能驗(yàn)證理論及方法
2.1 驗(yàn)證的概念和層次
2.2 常用的驗(yàn)證方法
2.2.1 基于仿真的驗(yàn)證技術(shù)
2.2.2 軟硬件協(xié)同驗(yàn)證
2.2.3 靜態(tài)驗(yàn)證方法
2.2.4 形式化驗(yàn)證方法
2.2.5 基于斷言的驗(yàn)證
2.3 驗(yàn)證結(jié)果及質(zhì)量的衡量
2.3.1 行覆蓋率
2.3.2 條件覆蓋率
2.3.3 翻轉(zhuǎn)覆蓋率
2.3.4 有限狀態(tài)機(jī)覆蓋率
2.4 比較和總結(jié)
3 T DSP 及其驗(yàn)證策略
3.1 簡(jiǎn)介
3.2 系統(tǒng)架構(gòu)
3.3 存儲(chǔ)系統(tǒng)
3.4 流水線
3.5 驗(yàn)證策略
3.5.1 總體驗(yàn)證策略
3.5.2 激勵(lì)生成策略
3.5.3 結(jié)果檢測(cè)策略
3.6 本章小結(jié)
4 自動(dòng)化驗(yàn)證平臺(tái)的設(shè)計(jì)
4.1 自動(dòng)化驗(yàn)證平臺(tái)
4.2 偽隨機(jī)測(cè)試程序生成器的研究和設(shè)計(jì)
4.2.1 偽隨機(jī)測(cè)試程序自動(dòng)生成方法
4.2.2 偽隨機(jī)測(cè)試程序生成器的設(shè)計(jì)
4.3 總線功能模型(BUS FUNCTION MODEL, BFM)的設(shè)計(jì)
4.4 結(jié)果的抓取和自動(dòng)比對(duì)
4.5 驗(yàn)證平臺(tái)的可重用性分析
4.6 驗(yàn)證結(jié)果
4.7 基于人工神經(jīng)網(wǎng)絡(luò)的改進(jìn)
4.7.1 向量?jī)?yōu)先級(jí)的定義
4.7.2 向量?jī)?yōu)先級(jí)建模
4.7.3 驗(yàn)證結(jié)果
4.8 本章小結(jié)
5 結(jié)論
參考文獻(xiàn)
致謝
攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文
本文編號(hào):3671746
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3671746.html
最近更新
教材專著