隨著IC技術的不斷發(fā)展,設計的復雜度和集成度不斷提高,驗證工作所花費的時間和人力開銷越來越大,而其中又以微處理器的驗證為最復雜和最困難。近年來,學術領域和業(yè)界對驗證特別是處理器的驗證進行了大量的研究和嘗試,對驗證方法學不斷改進完善,并開發(fā)出很多新的驗證語言及驗證工具,不過其中的核心問題就是如何在保證驗證覆蓋率的前提下提高驗證自動化或者效率。T DSP為自主開發(fā)的一款低功耗16位定點DSP,超哈佛多總線結構,六級流水。本文研究和比較了多種常用的功能驗證方法和相應的覆蓋率的評估,并詳細介紹了T DSP項目中自動化驗證平臺的實現(xiàn)和相應的偽隨機測試指令生成器的實現(xiàn)機制,具有很高的自動化和可重用性。另外,在應用偽隨機驗證方法的前提下,針對大量冗余向量帶來的額外時間和計算能力的開銷,進行了部分改進,引入了人工神經網絡來動態(tài)調整待測向量的優(yōu)先級,有針對性的將優(yōu)先級最高的向量輸出進行驗證,并給出了一種可以通用的優(yōu)先級表示方法,可以獨立于待驗證微處理器架構和指令集。改進后的方法有效的提高了整個驗證平臺的自動化和可重用性。 

【文章頁數】：73 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 緒論
    1.1 集成電路發(fā)展現(xiàn)狀和趨勢
    1.2 微處理器發(fā)展簡介
        1.2.1 RISC 處理器
        1.2.2 DSP 處理器
    1.3 功能驗證的需求及其重要性
    1.4 本文主要研究工作和內容安排
2 功能驗證理論及方法
    2.1 驗證的概念和層次
    2.2 常用的驗證方法
        2.2.1 基于仿真的驗證技術
        2.2.2 軟硬件協(xié)同驗證
        2.2.3 靜態(tài)驗證方法
        2.2.4 形式化驗證方法
        2.2.5 基于斷言的驗證
    2.3 驗證結果及質量的衡量
        2.3.1 行覆蓋率
        2.3.2 條件覆蓋率
        2.3.3 翻轉覆蓋率
        2.3.4 有限狀態(tài)機覆蓋率
    2.4 比較和總結
3 T DSP 及其驗證策略
    3.1 簡介
    3.2 系統(tǒng)架構
    3.3 存儲系統(tǒng)
    3.4 流水線
    3.5 驗證策略
        3.5.1 總體驗證策略
        3.5.2 激勵生成策略
        3.5.3 結果檢測策略
    3.6 本章小結
4 自動化驗證平臺的設計
    4.1 自動化驗證平臺
    4.2 偽隨機測試程序生成器的研究和設計
        4.2.1 偽隨機測試程序自動生成方法
        4.2.2 偽隨機測試程序生成器的設計
    4.3 總線功能模型(BUS FUNCTION MODEL, BFM)的設計
    4.4 結果的抓取和自動比對
    4.5 驗證平臺的可重用性分析
    4.6 驗證結果
    4.7 基于人工神經網絡的改進
        4.7.1 向量優(yōu)先級的定義
        4.7.2 向量優(yōu)先級建模
        4.7.3 驗證結果
    4.8 本章小結
5 結論
參考文獻
致謝
攻讀學位期間發(fā)表的學術論文



本文編號：3671746