隨著CPU運(yùn)算速度的不斷加快,傳統(tǒng)的機(jī)械硬盤的讀寫速度的瓶頸效應(yīng)越來越明顯,進(jìn)而導(dǎo)致了固態(tài)硬盤的發(fā)展�？梢灶A(yù)見在不久的將來,固態(tài)硬盤將會(huì)得到大規(guī)模的應(yīng)用。目前主流的固態(tài)硬盤的存儲(chǔ)介質(zhì)為Flash,當(dāng)超過一定的擦寫次數(shù)之后,Flash的存儲(chǔ)可靠性會(huì)迅速降低,并且Flash的數(shù)據(jù)傳輸速度遠(yuǎn)小于固態(tài)硬盤外部數(shù)據(jù)傳輸速度。在固態(tài)硬盤中引入DDR2 SDRAM（Double Date Rate Two Synchronous Dynamic Random Access Memory,第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）作為緩存,不僅能夠解決傳輸速率不一致的問題,而且通過合并寫操作,減少Flash的擦寫次數(shù),進(jìn)而延長(zhǎng)Flash的壽命。本文根據(jù)DDR2的JEDEC標(biāo)準(zhǔn),對(duì)DDR2控制器進(jìn)行了功能上的劃分,并使用硬件描述語言實(shí)現(xiàn)各個(gè)模塊的功能。著重分析了DDR2控制器設(shè)計(jì)的重點(diǎn)以及難點(diǎn)所在——數(shù)據(jù)的校準(zhǔn),并利用四個(gè)步驟的校準(zhǔn),實(shí)現(xiàn)讀數(shù)據(jù)從數(shù)據(jù)選取脈沖時(shí)鐘域到系統(tǒng)時(shí)鐘域的轉(zhuǎn)換。通過分析DDR2的時(shí)序與性能間的關(guān)系并結(jié)合固態(tài)硬盤的應(yīng)用,對(duì)DDR2控制器進(jìn)行了性能上的優(yōu)化,降低DDR2的功耗的同時(shí)提高了... 

【文章頁(yè)數(shù)】：66 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
目錄
1 緒論
    1.1 研究背景
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文完成的工作以及解決的問題
    1.4 論文結(jié)構(gòu)
2 DDR2 介紹
    2.1 DRAM 原理
    2.2 JEDEC 的DDR2 工業(yè)標(biāo)準(zhǔn)
    2.3 固態(tài)硬盤中DDR2 的作用
    2.4 DDR2 時(shí)序與性能
    2.5 本章小結(jié)
3 SSD 中的DDR2 控制器設(shè)計(jì)
    3.1 SSD 中的DDR2 控制器構(gòu)架
    3.2 用戶接口模塊設(shè)計(jì)
    3.3 BIST 模塊設(shè)計(jì)
    3.4 控制模塊設(shè)計(jì)
    3.5 物理層模塊設(shè)計(jì)
    3.6 本章小結(jié)
4 SSD 中DDR2 控制器的關(guān)鍵技術(shù)
    4.1 數(shù)據(jù)校準(zhǔn)
    4.2 全數(shù)字DLL
    4.3 功耗管理
    4.4 針對(duì) SSD 應(yīng)用的 DDR2 帶寬優(yōu)化
    4.5 本章小結(jié)
5 DDR2 控制器的仿真與驗(yàn)證
    5.1 DDR2 控制器的測(cè)試平臺(tái)及仿真分析
    5.2 FPGA 驗(yàn)證
    5.3 Nanosim-VCS 混合仿真
    5.4 本章小結(jié)
6 總結(jié)
7 致謝
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]基于片內(nèi)SRAM的固態(tài)硬盤轉(zhuǎn)換層設(shè)計(jì)[J]. 謝長(zhǎng)生,李博,陸晨,王芬.  計(jì)算機(jī)科學(xué). 2010(07)
[2]DDR2 SDRAM控制器的設(shè)計(jì)及FPGA驗(yàn)證[J]. 劉冠男,歐明雙,宋何娟.  中國(guó)集成電路. 2010(04)
[3]DDR SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 朱煒,劉新寧.  電子器件. 2009(03)
[4]DDR SDRAM控制器數(shù)據(jù)通道的設(shè)計(jì)與實(shí)現(xiàn)[J]. 田毅,楊曉強(qiáng),杜慧敏,韓俊剛.  微計(jì)算機(jī)信息. 2009(17)
[5]DDR SDRAM控制器的FPGA實(shí)現(xiàn)[J]. 陳大平,王勇.  儀器儀表用戶. 2009(01)
[6]固態(tài)硬盤SSD的性能分析和組建方案設(shè)計(jì)[J]. 彭覓.  硅谷. 2008(20)
[7]一種適用于DDR SDRAM控制器的DLL新結(jié)構(gòu)[J]. 葉波,羅敏,王紫石.  固體電子學(xué)研究與進(jìn)展. 2008(02)
[8]典型數(shù)控延遲單元的歸類分析[J]. 資武成,胡建國(guó).  計(jì)算機(jī)工程與應(yīng)用. 2007(36)
[9]影響內(nèi)存性能提升的因素[J]. 閆冬云,趙全鋼.  福建電腦. 2007(05)
[10]DDR SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 陳昊,孫志剛,盧澤新.  微計(jì)算機(jī)應(yīng)用. 2007(02)

碩士論文
[1]固態(tài)硬盤的研究與應(yīng)用[D]. 袁飛.電子科技大學(xué) 2010
[2]DDR/DDR2接口的FIFO設(shè)計(jì)[D]. 李原.西安電子科技大學(xué) 2009
[3]DDR2 SDRAM控制器的設(shè)計(jì)與驗(yàn)證[D]. 范澤明.西安電子科技大學(xué) 2009
[4]DDRII SDRAM控制器設(shè)計(jì)實(shí)現(xiàn)[D]. 陳肯.浙江大學(xué) 2007



本文編號(hào)：3668035