用于固態(tài)硬盤的DDR2控制器設(shè)計
發(fā)布時間:2022-08-01 19:24
隨著CPU運算速度的不斷加快,傳統(tǒng)的機械硬盤的讀寫速度的瓶頸效應(yīng)越來越明顯,進而導致了固態(tài)硬盤的發(fā)展?梢灶A(yù)見在不久的將來,固態(tài)硬盤將會得到大規(guī)模的應(yīng)用。目前主流的固態(tài)硬盤的存儲介質(zhì)為Flash,當超過一定的擦寫次數(shù)之后,Flash的存儲可靠性會迅速降低,并且Flash的數(shù)據(jù)傳輸速度遠小于固態(tài)硬盤外部數(shù)據(jù)傳輸速度。在固態(tài)硬盤中引入DDR2 SDRAM(Double Date Rate Two Synchronous Dynamic Random Access Memory,第二代雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器)作為緩存,不僅能夠解決傳輸速率不一致的問題,而且通過合并寫操作,減少Flash的擦寫次數(shù),進而延長Flash的壽命。本文根據(jù)DDR2的JEDEC標準,對DDR2控制器進行了功能上的劃分,并使用硬件描述語言實現(xiàn)各個模塊的功能。著重分析了DDR2控制器設(shè)計的重點以及難點所在——數(shù)據(jù)的校準,并利用四個步驟的校準,實現(xiàn)讀數(shù)據(jù)從數(shù)據(jù)選取脈沖時鐘域到系統(tǒng)時鐘域的轉(zhuǎn)換。通過分析DDR2的時序與性能間的關(guān)系并結(jié)合固態(tài)硬盤的應(yīng)用,對DDR2控制器進行了性能上的優(yōu)化,降低DDR2的功耗的同時提高了...
【文章頁數(shù)】:66 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
目錄
1 緒論
1.1 研究背景
1.2 國內(nèi)外研究現(xiàn)狀
1.3 本文完成的工作以及解決的問題
1.4 論文結(jié)構(gòu)
2 DDR2 介紹
2.1 DRAM 原理
2.2 JEDEC 的DDR2 工業(yè)標準
2.3 固態(tài)硬盤中DDR2 的作用
2.4 DDR2 時序與性能
2.5 本章小結(jié)
3 SSD 中的DDR2 控制器設(shè)計
3.1 SSD 中的DDR2 控制器構(gòu)架
3.2 用戶接口模塊設(shè)計
3.3 BIST 模塊設(shè)計
3.4 控制模塊設(shè)計
3.5 物理層模塊設(shè)計
3.6 本章小結(jié)
4 SSD 中DDR2 控制器的關(guān)鍵技術(shù)
4.1 數(shù)據(jù)校準
4.2 全數(shù)字DLL
4.3 功耗管理
4.4 針對 SSD 應(yīng)用的 DDR2 帶寬優(yōu)化
4.5 本章小結(jié)
5 DDR2 控制器的仿真與驗證
5.1 DDR2 控制器的測試平臺及仿真分析
5.2 FPGA 驗證
5.3 Nanosim-VCS 混合仿真
5.4 本章小結(jié)
6 總結(jié)
7 致謝
參考文獻
【參考文獻】:
期刊論文
[1]基于片內(nèi)SRAM的固態(tài)硬盤轉(zhuǎn)換層設(shè)計[J]. 謝長生,李博,陸晨,王芬. 計算機科學. 2010(07)
[2]DDR2 SDRAM控制器的設(shè)計及FPGA驗證[J]. 劉冠男,歐明雙,宋何娟. 中國集成電路. 2010(04)
[3]DDR SDRAM控制器的設(shè)計與實現(xiàn)[J]. 朱煒,劉新寧. 電子器件. 2009(03)
[4]DDR SDRAM控制器數(shù)據(jù)通道的設(shè)計與實現(xiàn)[J]. 田毅,楊曉強,杜慧敏,韓俊剛. 微計算機信息. 2009(17)
[5]DDR SDRAM控制器的FPGA實現(xiàn)[J]. 陳大平,王勇. 儀器儀表用戶. 2009(01)
[6]固態(tài)硬盤SSD的性能分析和組建方案設(shè)計[J]. 彭覓. 硅谷. 2008(20)
[7]一種適用于DDR SDRAM控制器的DLL新結(jié)構(gòu)[J]. 葉波,羅敏,王紫石. 固體電子學研究與進展. 2008(02)
[8]典型數(shù)控延遲單元的歸類分析[J]. 資武成,胡建國. 計算機工程與應(yīng)用. 2007(36)
[9]影響內(nèi)存性能提升的因素[J]. 閆冬云,趙全鋼. 福建電腦. 2007(05)
[10]DDR SDRAM控制器的設(shè)計與實現(xiàn)[J]. 陳昊,孫志剛,盧澤新. 微計算機應(yīng)用. 2007(02)
碩士論文
[1]固態(tài)硬盤的研究與應(yīng)用[D]. 袁飛.電子科技大學 2010
[2]DDR/DDR2接口的FIFO設(shè)計[D]. 李原.西安電子科技大學 2009
[3]DDR2 SDRAM控制器的設(shè)計與驗證[D]. 范澤明.西安電子科技大學 2009
[4]DDRII SDRAM控制器設(shè)計實現(xiàn)[D]. 陳肯.浙江大學 2007
本文編號:3668035
【文章頁數(shù)】:66 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
目錄
1 緒論
1.1 研究背景
1.2 國內(nèi)外研究現(xiàn)狀
1.3 本文完成的工作以及解決的問題
1.4 論文結(jié)構(gòu)
2 DDR2 介紹
2.1 DRAM 原理
2.2 JEDEC 的DDR2 工業(yè)標準
2.3 固態(tài)硬盤中DDR2 的作用
2.4 DDR2 時序與性能
2.5 本章小結(jié)
3 SSD 中的DDR2 控制器設(shè)計
3.1 SSD 中的DDR2 控制器構(gòu)架
3.2 用戶接口模塊設(shè)計
3.3 BIST 模塊設(shè)計
3.4 控制模塊設(shè)計
3.5 物理層模塊設(shè)計
3.6 本章小結(jié)
4 SSD 中DDR2 控制器的關(guān)鍵技術(shù)
4.1 數(shù)據(jù)校準
4.2 全數(shù)字DLL
4.3 功耗管理
4.4 針對 SSD 應(yīng)用的 DDR2 帶寬優(yōu)化
4.5 本章小結(jié)
5 DDR2 控制器的仿真與驗證
5.1 DDR2 控制器的測試平臺及仿真分析
5.2 FPGA 驗證
5.3 Nanosim-VCS 混合仿真
5.4 本章小結(jié)
6 總結(jié)
7 致謝
參考文獻
【參考文獻】:
期刊論文
[1]基于片內(nèi)SRAM的固態(tài)硬盤轉(zhuǎn)換層設(shè)計[J]. 謝長生,李博,陸晨,王芬. 計算機科學. 2010(07)
[2]DDR2 SDRAM控制器的設(shè)計及FPGA驗證[J]. 劉冠男,歐明雙,宋何娟. 中國集成電路. 2010(04)
[3]DDR SDRAM控制器的設(shè)計與實現(xiàn)[J]. 朱煒,劉新寧. 電子器件. 2009(03)
[4]DDR SDRAM控制器數(shù)據(jù)通道的設(shè)計與實現(xiàn)[J]. 田毅,楊曉強,杜慧敏,韓俊剛. 微計算機信息. 2009(17)
[5]DDR SDRAM控制器的FPGA實現(xiàn)[J]. 陳大平,王勇. 儀器儀表用戶. 2009(01)
[6]固態(tài)硬盤SSD的性能分析和組建方案設(shè)計[J]. 彭覓. 硅谷. 2008(20)
[7]一種適用于DDR SDRAM控制器的DLL新結(jié)構(gòu)[J]. 葉波,羅敏,王紫石. 固體電子學研究與進展. 2008(02)
[8]典型數(shù)控延遲單元的歸類分析[J]. 資武成,胡建國. 計算機工程與應(yīng)用. 2007(36)
[9]影響內(nèi)存性能提升的因素[J]. 閆冬云,趙全鋼. 福建電腦. 2007(05)
[10]DDR SDRAM控制器的設(shè)計與實現(xiàn)[J]. 陳昊,孫志剛,盧澤新. 微計算機應(yīng)用. 2007(02)
碩士論文
[1]固態(tài)硬盤的研究與應(yīng)用[D]. 袁飛.電子科技大學 2010
[2]DDR/DDR2接口的FIFO設(shè)計[D]. 李原.西安電子科技大學 2009
[3]DDR2 SDRAM控制器的設(shè)計與驗證[D]. 范澤明.西安電子科技大學 2009
[4]DDRII SDRAM控制器設(shè)計實現(xiàn)[D]. 陳肯.浙江大學 2007
本文編號:3668035
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3668035.html
最近更新
教材專著