為了讓CPU更快,人們設(shè)計的CPU變得越來越復(fù)雜且不規(guī)整,如增加亂序執(zhí)行單元、超流水線、分支預(yù)測和投機等等技術(shù)；不幸的是,這些技術(shù)已經(jīng)基本沒有潛力可挖掘,而且也無法很好的控制功耗。至少在近幾年摩爾定律始終還在起作用,如何來利用單位面積上不斷增加的晶體管呢?現(xiàn)在的一個主要技術(shù)是在片上設(shè)計更多的相對簡單的核（眾核）來取代較少的相對復(fù)雜的核（多核）。另一方面,當(dāng)前的主流應(yīng)用程序基本上是單線程的,或者是不能很好地擴展的多線程程序。這意味著這些應(yīng)用程序并不能有效地利用額外的核,因為他們并不含有很多的并行來擴展。所以,與復(fù)雜的大核比較,他們基本上只能在簡單的小核上較慢的運行�；谶@些原因,研究者從兩方面提出了很多方案來解決這個問題：一方面是通過編譯技術(shù)的支持來創(chuàng)建更小單元的線程單元,如OpenMP技術(shù)、投機線程和軟件流水等；另一方面是通過體系結(jié)構(gòu)的支持,如事務(wù)cache、核融合（core fusion）和復(fù)雜的指令級分發(fā)器（多核的指令級平行挖掘）等。本文在調(diào)研了多核、眾核的體系架構(gòu)和在編譯技術(shù)支持的并行技術(shù)上,提出了一種基于分段的塊級硬件調(diào)度眾核體系結(jié)構(gòu)。本技術(shù)的兩個主要特征是：一是編譯支持的基于... 

【文章頁數(shù)】：85 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 研究背景
        1.1.1 多核與眾核的新起
        1.1.2 平行技術(shù)的發(fā)展
        1.1.3 編譯技術(shù)的影響
        1.1.4 體系結(jié)構(gòu)的影響
        1.1.5 解決方案和調(diào)度器方案
    1.2 來源
    1.3 目標(biāo)
    1.4 重點與難點
    1.5 本文的研究成果與創(chuàng)新
    1.6 論文結(jié)構(gòu)
第2章 程序的并行特征與分段
    2.1 并行執(zhí)行中的執(zhí)行模型與開銷分析
        2.1.1 執(zhí)行模型
        2.1.2 各種開銷分析
        2.1.3 行為總結(jié)
    2.2 并行的粒度
        2.2.1 程序中并行的粒度
        2.2.2 粒度分析與測量
        2.2.3 編譯中并行代價的處理方式
        2.2.4 人為干預(yù)法中并行代價的處理方式
        2.2.5 并行開銷與性能提升
    2.3 程序段的劃分
        2.3.1 程序中的事件與樣式
        2.3.2 事件間的可并行元素
        2.3.3 事件中根據(jù)樣式成立的并行模式
        2.3.4 段的獲得
        2.3.5 結(jié)論
    2.4 本章小結(jié)
第3章 微架構(gòu)的設(shè)計與實現(xiàn)
    3.1 硬件線程與軟件線程
        線程
        3.1.1 硬件執(zhí)行流
        3.1.2 優(yōu)缺點比較
    3.2 基于段的塊調(diào)度器的設(shè)計考慮
        3.2.1 段:挖掘更多的塊并行性
        3.2.2 執(zhí)行流控制
        3.2.3 調(diào)度單位:塊
        3.2.4 塊控制:PC值指引
        3.2.5 整體設(shè)計與折中
    3.3 微架構(gòu)的一種實現(xiàn)
        3.3.1 本地微架構(gòu)
        3.3.2 調(diào)度器的實現(xiàn)
        3.3.3 眾核上的架構(gòu)
    3.4 段信息設(shè)計
        3.4.1 段的來源
        3.4.2 設(shè)計考慮
        3.4.3 一種具體實現(xiàn)方式
    3.5 段信息的獲取(編譯支持)
        3.5.1 程序員的指示
        3.5.2 編譯器的分析
    3.6 實施流程
        3.6.1 歸類
        3.6.2 根據(jù)并行的特征得出段信息SI
        3.6.3 調(diào)度器調(diào)度并行程序塊的執(zhí)行
    3.7 執(zhí)行過程
    3.8 示例
    3.9 本章小結(jié)
第4章 眾核與其他并行的挖掘與擴展
    4.1 眾核
        4.1.1 眾核的概念
        4.1.2 眾核的結(jié)構(gòu)特征
        4.1.3 眾核的前景
    4.2 程序在眾核上的運行
        4.2.1 程序執(zhí)行模型
        4.2.2 異構(gòu)、通訊、映射
        4.2.3 本設(shè)計方案的利用
        4.2.4 模擬超線程方法(更高的硬件資源使用率)
    4.3 本章小結(jié)
第5章 實驗結(jié)果與分析
    5.1 與OpenMP的比較
        5.1.1 并行粒度的可用性
        5.1.2 開銷對比分析
    5.2 系統(tǒng)模擬與性能分析
        5.2.1 性能
        5.2.2 片上與執(zhí)行開銷
        5.2.3 硬件使用率
    5.3 總結(jié)與改進
第6章 總結(jié)與展望
參考文獻
攻讀碩士期間發(fā)表論文與參加項目
致謝



本文編號：3655885