發(fā)布時間：2022-07-03 13:10

　　針對目前波形記錄裝置電路復雜、輸出方式單一等缺點,文中設計了一種基于雙核處理器通用波形記錄裝置的架構。提供了采用TI的雙核處理器OMAPL138芯片、EPM1270T144I5N可編程邏輯器件芯片、LAN91C111芯片、NXP的SJA1000T芯片、AD7606BSTZ模數轉換器芯片以及ISO7841芯片和存儲芯片等構成的實例電路。該設計為實現通用型波形記錄裝置的電路簡化、多樣化輸出、靈活存儲提供了很好的參考。 

【文章頁數】：3 頁

【文章目錄】：
0 引 言
1 架構基本設計
    1.1 基本組成
    1.2 詳細架構
2 實例結構設計
    2.1 基本結構
    2.2 主要功能設計
        2.2.1 雙核處理器及其接口
        2.2.2 數字邏輯模塊(CPLD)
        2.2.3 存儲模塊
        2.2.4 時鐘及監(jiān)視模塊
        2.2.5 通信模塊
        2.2.6 數據采集模塊
        2.2.7 電源變換模塊
3 結 語


【參考文獻】：
期刊論文
[1]一種基于PXI接口的大容量存儲技術的示波器設計[J]. 秦梅,蒲志.  電子技術與軟件工程. 2019(15)
[2]基于虛擬儀器技術的虛擬示波器設計[J]. 包歡歡.  信息與電腦(理論版). 2019(02)
[3]一種數字示波器快速自動設置方法研究[J]. 顧博瑞,楊擴軍,葉芃.  電子質量. 2019(01)
[4]便攜式數字存儲示波器的設計[J]. 徐巧玉,李鵬,王軍委,趙傳鋒.  自動化與儀表. 2014(04)
[5]基于FPGA的高速實時數據采集存儲系統[J]. 王強,文豐,任勇峰.  儀表技術與傳感器. 2009(01)
[6]基于FPGA虛擬數字示波器的設計[J]. 張夢麟,李念強,李萍.  自動化與儀表. 2008(02)



本文編號：3654913