本文關鍵詞：基于DDR的大容量高速存儲裝置研究，，由筆耕文化傳播整理發(fā)布。

【摘要】：在信息爆炸時代,如何實現(xiàn)數據高速大容量存儲逐漸成為一個亟待解決的問題。通過對DDR存儲器研究并借鑒SATA替代ATA這種并行通信改進為串行通信的方法,本研究提出SDDR存儲器的方案設計,然后基于SDDR存儲器將系統(tǒng)進一步擴展為SDDR存儲陣列。采用文件系統(tǒng)方式對存儲陣列的數據管理,在擴大容量的同時實現(xiàn)數據在傳輸速度和存取效率上的雙提高。 針對設計方案,本研究實現(xiàn)了硬件電路板的設計并通過代碼調試驗證。 具體如下： 1.定義SDDR存儲系統(tǒng)數據傳輸的幀格式。闡述SDDR存儲器的設計方案。用VHDL語言描述主機接口、主機端和存儲器的統(tǒng)一節(jié)點接口、只寫總線和轉換單元等模塊的設計。通過程序調試仿真以及對系統(tǒng)進行了性能分析。 2.介紹SDDR存儲陣列的構建過程。在SDDR存儲器的基礎上,通過改進主機接口和拆分整合主機數據等來完善SDDR存儲陣列的功能,用VHDL語言描述模塊設計并通過調試仿真并對系統(tǒng)進行了性能分析。 3.硬件電路設計焊接調試和對系統(tǒng)板級驗證。根據系統(tǒng)實現(xiàn)的功能,得出整個硬件平臺的設計方案,并介紹了選取合適芯片的方法,然后根據FPGA芯片的外圍接口特點設計DDR存儲器模塊、電源模塊、以太網模塊和串口模塊等電路原理圖。對PCB布局布線,系統(tǒng)采用12層的PCB結構。對焊接調試過程出現(xiàn)的問題以及應對修改方法等注意事項,也作了較詳細的介紹。通過整個硬件電路調試驗證了SDDR存儲陣列設計的正確性。 4.文件系統(tǒng)訪問SDDR存儲陣列方案設計。對SDDR存儲陣列內存進行管理,介紹存儲陣列的文件系統(tǒng)結構,講述文件格式化、存儲和讀取的設計過程。 SDDR存儲陣列是一種新型存儲系統(tǒng),利用統(tǒng)一節(jié)點接口和只寫總線搭建架構,并且在FPGA上建立合理的文件系統(tǒng)管理存取數據。系統(tǒng)通過提高只寫總線的傳輸速度、在只寫總線上掛載多個存儲器和構成陣列形式實現(xiàn)數據存取速率的提高和存儲容量的擴大。目前,SDDR存儲陣列的方案在自己設計的電路板上已得到驗證,串行時鐘達到450MHz,內存空間為8路DDR存儲器空間即256MB。系統(tǒng)抗干擾性能強,數據傳輸可靠,是存儲領域的一種創(chuàng)新。
【關鍵詞】：大容量 高速 DDR FPGA 文件系統(tǒng)
【學位授予單位】：太原理工大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要3-5
• ABSTRACT5-11
• 第一章 緒論11-19
• 1.1 研究背景及意義11-12
• 1.2 DDR SDRAM12-14
• 1.3 以太網幀格式14-15
• 1.4 開發(fā)平臺介紹15-16
• 1.5 論文完成主要工作及章節(jié)安排16-17
• 1.6 本章小結17-19
• 第二章 SDDR存儲器的設計與實現(xiàn)19-35
• 2.1 SDDR存儲器幀結構19-20
• 2.2 SDDR存儲系統(tǒng)方案架構20-21
• 2.3 各功能模塊的設計及實現(xiàn)21-33
• 2.3.1 主機接口21-22
• 2.3.2 主機端統(tǒng)一節(jié)點接口UNI22-25
• 2.3.3 存儲器端統(tǒng)一節(jié)點接口UNI25-30
• 2.3.4 只寫總線BoW30-31
• 2.3.5 DDR存儲器構件31
• 2.3.6 時鐘設計模塊31-33
• 2.4 仿真驗證及分析33-34
• 2.5 本章小結34-35
• 第三章 SDDR存儲陣列的設計與實現(xiàn)35-41
• 3.1 構建存儲陣列35-37
• 3.2 主要功能模塊的設計37-39
• 3.2.1 陣列主機接口37-39
• 3.2.2 SDDR存儲器及串行總線39
• 3.3 仿真驗證及分析39-40
• 3.4 本章小結40-41
• 第四章 SDDR存儲陣列的數據管理41-51
• 4.1 FAT文件系統(tǒng)和Ext文件系統(tǒng)41-42
• 4.2 SDDR存儲陣列文件系統(tǒng)方案架構42-44
• 4.3 主要功能模塊設計44-46
• 4.3.1 譯址控制模塊44-45
• 4.3.2 建立文件系統(tǒng)拓撲結構模塊45-46
• 4.4 文件系統(tǒng)的設計46-49
• 4.4.1 格式化文件46
• 4.4.2 存儲文件46-48
• 4.4.3 讀取文件48-49
• 4.5 本章小結49-51
• 第五章 硬件設計調試及板級驗證51-69
• 5.1 方案論述51-52
• 5.2 硬件電路的設計52-59
• 5.2.1 FPGA模塊52-54
• 5.2.2 復位和電源模塊54-56
• 5.2.3 JTAG模塊56
• 5.2.4 串口模塊56-57
• 5.2.5 DDR存儲器模塊57-58
• 5.2.6 網絡傳輸模塊58-59
• 5.3 硬件電路的調試59-64
• 5.3.1 復位和電源模塊59-60
• 5.3.2 JTAG模塊60
• 5.3.3 串口模塊60-61
• 5.3.4 DDR存儲器模塊61-63
• 5.3.5 網絡傳輸模塊63-64
• 5.4 板級驗證64-68
• 5.5 本章小結68-69
• 第六章 總結與展望69-71
• 6.1 總結69
• 6.2 展望69-71
• 參考文獻71-75
• 致謝75-77
• 攻讀學位期間發(fā)表的學術論文及成果77-79
• 附錄79-81

【參考文獻】

中國期刊全文數據庫 前10條

1 王維平;張正炳;賀東芹;;基于FPGA的DDR控制器設計[J];長江大學學報(自然科學版);2011年02期

2 劉學觀;江盼盼;郭輝萍;曹洪龍;;高速數字信號在PCB中的傳輸特性分析[J];電波科學學報;2009年03期

3 代健美;耿華芳;;基于TPS54310的SOC電源電路設計[J];電源技術應用;2008年05期

4 曹曉曼;林森;方火能;;基于閃存的大容量存儲陣列[J];電子科技;2012年03期

5 清明;小議DDR SDRAM[J];電腦知識與技術;2001年21期

6 鮑麗娜;張威;張剛;;SDDR存儲器:新型存儲架構設計[J];電光與控制;2014年06期

7 陳媛;印制線路板的設計[J];火控雷達技術;2005年03期

8 陳威;王暉;;基于VMM的文件完整性監(jiān)控系統(tǒng)的設計與實現(xiàn)[J];計算機科學;2012年09期

9 張小進;羅海波;;一種基于NAND FLASH的FAT文件系統(tǒng)的研究與實現(xiàn)[J];海南大學學報(自然科學版);2012年04期

10 劉晉;任洪敏;胡巍;陳天倫;沈俞超;;EXT2文件系統(tǒng)格式化程序的設計與實現(xiàn)[J];西華大學學報(自然科學版);2012年02期

  本文關鍵詞：基于DDR的大容量高速存儲裝置研究，由筆耕文化傳播整理發(fā)布。

本文編號：364853