本文關(guān)鍵詞：基于FPGA的通用FLASH存儲器測試驗證系統(tǒng)，，由筆耕文化傳播整理發(fā)布。

【摘要】：芯片的驗證測試是芯片開發(fā)流程中的重要環(huán)節(jié),驗證部分的經(jīng)費在整個開發(fā)中的比例也逐年增大。隨著集成電路近年來工藝的發(fā)展,使得存儲器在設(shè)計和制作過程中出現(xiàn)了越來越多的問題,因此芯片驗證越來越受到重視,關(guān)系到整個設(shè)計的可行性。本文針對Flash芯片的驗證開發(fā)了一款基于FPGA的通用測試平臺,主要內(nèi)容有： 1、討論了開發(fā)本款Flash存儲器驗證系統(tǒng)的可行性,分析了芯片驗證的的國內(nèi)外發(fā)展現(xiàn)狀。 2、研究了Flash存儲器測試的基本原理,包括芯片故障模型和芯片測試算法,并介紹了本文中待測的6Mb NOR FLASH存儲器芯片的結(jié)構(gòu),明確了系統(tǒng)的驗證目的。 3、詳細介紹了本文中設(shè)計的基于FPGA的通用Flash存儲驗證系統(tǒng)的硬件電路設(shè)計,著重介紹了設(shè)計思路和注意事項。在Cadence和Altium Design10中完成了各個模塊的設(shè)計,主要包括FPGA外設(shè)電路設(shè)計、電源電路設(shè)計和上層接口板電路設(shè)計。 4、最后,用調(diào)試好的驗證系統(tǒng)硬件電路在實驗室對6Mb NOR Flash芯片進行驗證測試,并綜合各種測試數(shù)據(jù)來驗證芯片的正確性。 本系統(tǒng)主要有兩個特點：首先是系統(tǒng)選擇的FPGA芯片可以嵌入MicroBlaze內(nèi)核,相當(dāng)于用FPGA實現(xiàn)了CPU和FPGA的功能；此外就是FPGA預(yù)留了219個IO口用于連接測試芯片,采用了上層接口板的設(shè)計,目的是為了實現(xiàn)系統(tǒng)通用的功能,針對不同的芯片只需要修改上層接口板電路和FPGA內(nèi)部的程序,縮短了開發(fā)周期和成本。
【關(guān)鍵詞】：芯片驗證 FPGA 6Mb NOR FLASH 電路設(shè)計 通用
【學(xué)位授予單位】：山東大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP333;TP274
【目錄】：

• 摘要8-9
• ABSTRACT9-10
• 第1章 緒論10-16
• 1.1 研究背景10-13
• 1.1.1 集成電路芯片測試簡介10-12
• 1.1.2 存儲器驗證系統(tǒng)的可行性12-13
• 1.2 集成電路芯片驗證的國內(nèi)外發(fā)展狀況13-14
• 1.3 論文的主要任務(wù)和章節(jié)安排14-16
• 第2章 存儲器測試基本原理16-30
• 2.1 存儲器分類簡介16-18
• 2.2 Flash存儲器的故障模型概述18-22
• 2.2.1 Flash芯片功能模型18-19
• 2.2.2 Flash存儲器功能的故障模型19-22
• 2.3 常用存儲器的測試算法22-23
• 2.4 6Mb NOR Flash存儲器的芯片結(jié)構(gòu)23-29
• 2.4.1 CTM Flash存儲器原理24-25
• 2.4.2 芯片電路結(jié)構(gòu)框圖25-28
• 2.4.3 芯片封裝28-29
• 2.5 本章小結(jié)29-30
• 第3章 FLASH存儲器驗證系統(tǒng)的硬件設(shè)計30-66
• 3.1 Flash存儲器驗證系統(tǒng)概述30-32
• 3.1.1 Flash存儲器驗證系統(tǒng)的功能需求30-31
• 3.1.2 Flash存儲器驗證系統(tǒng)的硬件架構(gòu)31-32
• 3.2 FPGA最小系統(tǒng)設(shè)計32-39
• 3.2.1 FPGA芯片32-33
• 3.2.2 FPGA的電源供應(yīng)33-35
• 3.2.3 JTAG下載電路35-37
• 3.2.4 FPGA的時鐘輸入37-38
• 3.2.5 FPGA的復(fù)位電路38-39
• 3.3 FPGA外設(shè)電路的設(shè)計39-53
• 3.3.1 DDR3電路設(shè)計39-42
• 3.3.2 DVI電路設(shè)計42-46
• 3.3.3 System ACE CF卡電路設(shè)計46-48
• 3.3.4 SPI Flash電路設(shè)計48-49
• 3.3.5 以太網(wǎng)PHY電路設(shè)計49-52
• 3.3.6 USB轉(zhuǎn)UART電路電路設(shè)計52-53
• 3.3.7 液晶電路設(shè)計53
• 3.4 存儲器驗證系統(tǒng)電源電路的設(shè)計53-61
• 3.4.1 外部電源輸入電路54
• 3.4.2 FPGA供電電路設(shè)計54-58
• 3.4.3 被測存儲器供電電路設(shè)計58-61
• 3.5 存儲器驗證系統(tǒng)的接口板電路設(shè)計61-62
• 3.6 本章小結(jié)62-66
• 第4章 FLASH存儲器的測試及演示66-80
• 4.1 數(shù)字控制邏輯架構(gòu)66-67
• 4.2 FPGA數(shù)字邏輯控制程序開發(fā)67-71
• 4.3 芯片測試71-75
• 4.4 字線、位線串?dāng)_測試75-77
• 4.5 芯片演示77-79
• 4.6 本章小結(jié)79-80
• 第5章 總結(jié)與展望80-82
• 5.1 總結(jié)80
• 5.2 展望80-82
• 參考文獻82-86
• 致謝86-87
• 攻讀碩士學(xué)位期間參與的項目87-88
• 學(xué)位論文評聞及答辯情況表88

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 李力;閃速存儲器技術(shù)現(xiàn)狀及發(fā)展趨勢[J];單片機與嵌入式系統(tǒng)應(yīng)用;2001年08期

2 胡一飛;徐中偉;謝世環(huán);;NAND Flash上均勻損耗與掉電恢復(fù)在線測試[J];單片機與嵌入式系統(tǒng)應(yīng)用;2007年03期

3 高劍;郭士瑞;蔣常斌;;FLASH存儲器的測試方法[J];電子測量技術(shù);2008年07期

4 時萬春;;集成電路測試技術(shù)的新進展[J];電子測量與儀器學(xué)報;2007年04期

5 樓冬明,陳波;數(shù)字集成電路測試系統(tǒng)的研制[J];電子技術(shù)應(yīng)用;2001年04期

6 郭桂良;朱思奇;閻躍鵬;;Flash Memory測試技術(shù)發(fā)展[J];電子器件;2008年04期

7 耿麥香;千兆以太網(wǎng)技術(shù)分析及應(yīng)用[J];科技情報開發(fā)與經(jīng)濟;2004年08期

8 潘立陽,朱鈞;Flash存儲器技術(shù)與發(fā)展[J];微電子學(xué);2002年01期

9 張曦,朱一杰,俞軍;一種優(yōu)化的Flash存儲器測試算法[J];微電子學(xué)與計算機;2004年05期

10 鑒海防,王占和,李印增,張昭勇;SoC嵌入式flash存儲器的內(nèi)建自測試設(shè)計[J];微電子學(xué)與計算機;2005年04期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 李昆吉;FPGA動態(tài)可重構(gòu)技術(shù)及其應(yīng)用研究[D];哈爾濱工業(yè)大學(xué);2012年

  本文關(guān)鍵詞：基于FPGA的通用FLASH存儲器測試驗證系統(tǒng)，由筆耕文化傳播整理發(fā)布。

本文編號：364631