隨著物聯(lián)網(wǎng)應(yīng)用領(lǐng)域的擴(kuò)展,能效成為集成電路的重要指標(biāo)。而近閾值計(jì)算是提高芯片能效的有效方式。近閾值電壓下電路的時(shí)序特性對(duì)工藝、電壓、溫度（PVT,process voltage and temperature）的偏差極其敏感。傳統(tǒng)的芯片設(shè)計(jì)方法中,增加時(shí)序余量會(huì)造成性能、面積和能耗的損失,在近閾值電壓工作條件下的影響更加顯著。為了減少設(shè)計(jì)中的時(shí)序余量,時(shí)序錯(cuò)誤檢測(cè)與糾正（EDAC,error detection and correction）技術(shù)得到了廣泛的研究。傳統(tǒng)的ED AC電路中,一方面,時(shí)序錯(cuò)誤檢測(cè)的實(shí)現(xiàn)需要在傳統(tǒng)寄存器（或鎖存器）結(jié)構(gòu)的基礎(chǔ)上增加大量的晶體管,導(dǎo)致容錯(cuò)電路單元甚至整個(gè)系統(tǒng)的面積增大;另一方面,時(shí)序錯(cuò)誤的糾正往往會(huì)帶來(lái)額外的性能開(kāi)銷,隨著時(shí)序錯(cuò)誤率的上升,系統(tǒng)的性能會(huì)出現(xiàn)明顯的下降。本文圍繞傳統(tǒng)EDAC電路的面積和性能開(kāi)銷問(wèn)題展開(kāi)了深入的研究,設(shè)計(jì)了一種低功耗現(xiàn)場(chǎng)糾錯(cuò)的時(shí)序容錯(cuò)寄存器（ESCFF,error in-situ correction flip-flop）,并將其應(yīng)用在近閾值工作條件下的國(guó)產(chǎn)自主設(shè)計(jì)商用處理器CK802中。具體工作內(nèi)容和創(chuàng)新點(diǎn)如下:1.... 

【文章來(lái)源】：浙江大學(xué)浙江省211工程院校985工程院校教育部直屬院校

【文章頁(yè)數(shù)】：69 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
ABSTRACT
1 緒論
    1.1 引言
        1.1.1 近閾值計(jì)算的優(yōu)勢(shì)
        1.1.2 近閾值計(jì)算的挑戰(zhàn)
    1.2 容錯(cuò)電路的發(fā)展現(xiàn)狀
    1.3 本論文工作的主要內(nèi)容
    1.4 本章小結(jié)
2 時(shí)序容錯(cuò)電路基本原理
    2.1 時(shí)序路徑和時(shí)序錯(cuò)誤
    2.2 時(shí)序檢錯(cuò)方法概述與分析
    2.3 現(xiàn)場(chǎng)糾錯(cuò)方法概述與分析
        2.3.1 支持現(xiàn)場(chǎng)糾錯(cuò)的容錯(cuò)單元
        2.3.2 全局時(shí)鐘關(guān)斷技術(shù)原理
    2.4 本章小結(jié)
3 時(shí)序容錯(cuò)寄存器電路(ESCFF)的設(shè)計(jì)和實(shí)現(xiàn)
    3.1 ESCFF的電路結(jié)構(gòu)設(shè)計(jì)
        3.1.1 檢錯(cuò)電路
        3.1.2 糾錯(cuò)電路
    3.2 ESCFF的工作時(shí)序
    3.3 ESCFF的實(shí)現(xiàn)結(jié)果
        3.3.1 ESCFF的設(shè)計(jì)步驟
        3.3.2 ESCFF的晶體管參數(shù)與仿真結(jié)果分析
        3.3.3 ESCFF的版圖和物理參數(shù)分析
    3.4 本章小結(jié)
4 基于時(shí)序容錯(cuò)寄存器( ESCFF)的處理器設(shè)計(jì)和實(shí)現(xiàn)
    4.1 基于ESCFF的容錯(cuò)處理器的設(shè)計(jì)
        4.1.1 系統(tǒng)級(jí)錯(cuò)誤恢復(fù)邏輯設(shè)計(jì)
        4.1.2 關(guān)鍵路徑分析
        4.1.3 檢錯(cuò)窗口寬度的設(shè)置
    4.2 基于ESCFF的容錯(cuò)處理器實(shí)現(xiàn)結(jié)果
        4.2.1 ESCFF的替換與物理設(shè)計(jì)步驟
        4.2.2 版圖和物理參數(shù)分析
        4.2.3 容錯(cuò)處理器的功能驗(yàn)證和能效分析
    4.3 本章小結(jié)
5 總結(jié)和展望
    5.1 總結(jié)
    5.2 研究展望
參考文獻(xiàn)
作者簡(jiǎn)歷及攻讀碩士學(xué)位期間的研究成果


【參考文獻(xiàn)】：
期刊論文
[1]輕量級(jí)現(xiàn)場(chǎng)糾正的錯(cuò)誤消除寄存器設(shè)計(jì)[J]. 郝子軼,項(xiàng)曉燕,陳晨,孟建熠.  浙江大學(xué)學(xué)報(bào)(工學(xué)版). 2017(03)

博士論文
[1]基于時(shí)序容錯(cuò)的近閾值高能效處理器研究[D]. 王晟.浙江大學(xué) 2017
[2]基于動(dòng)態(tài)檢測(cè)糾正技術(shù)的時(shí)序容錯(cuò)處理器研究[D]. 郝子軼.浙江大學(xué) 2016



本文編號(hào)：3640386