基于Blackfin處理器ADSP-BF537的H.264視頻編碼器的實現(xiàn)與優(yōu)化
發(fā)布時間:2022-02-15 06:16
本課題研究的內(nèi)容是基于Blackfin處理器ADSP-BF537架構的H.264視頻編碼器的實現(xiàn)與優(yōu)化。本文重點論述了視頻編碼器在BF537-STAMP開發(fā)平臺上的實現(xiàn)及優(yōu)化過程。論文首先對視頻壓縮編碼原理及相關國際標準做了簡要說明,然后詳細介紹了H.264視頻編碼標準的特點、采用的新技術及針對不同應用領域的級別劃分。本文論述的重點是編碼器的實現(xiàn)和優(yōu)化。在編碼器的實現(xiàn)部分,論文首先介紹了ADSP-BF537處理器的架構及編碼器的開發(fā)平臺,然后闡述了編碼器的原理、特性、實現(xiàn)流程及功能模塊劃分,最后介紹了編碼器的移植過程,并給出了未優(yōu)化前編碼器各模塊的運行時間比例。在編碼器的優(yōu)化部分,論文重點介紹了在編碼器優(yōu)化過程中所采用的多種優(yōu)化策略和技巧,描述了在結構、代碼、處理器指令等方面所采用的優(yōu)化方法及相關的測試和分析。論文最后對編碼器的優(yōu)化結果進行了測試,總結了全文,并對下一步的工作進行了展望。
【文章來源】:中國科學院大學(中國科學院沈陽計算技術研究所)遼寧省
【文章頁數(shù)】:56 頁
【學位級別】:碩士
【部分圖文】:
x4塊的預測模式
圖 2-4 多參考幀塊模式準在運動估計中采用了 7 種不同尺寸和形狀的編碼塊模B16 × 16、MB16 × 8、MB8 × 16、SUB8 × 8、INT4 × 4、IN,一個 16×16 的幀間編碼塊可分割為 16×8、8×16 或 8×能進一步分割為 8×4、4×8、4×4 子塊,通過運動估計每矢量。這樣,在 H.264 標準中幀間編碼塊最多可具有 16 個償。一般來說,大尺寸分割比較適合圖像中運動均勻的區(qū)合圖像中運動劇烈的區(qū)域。使用多模式編碼有效解決了以準確描述塊內(nèi)多物體、多速度、多方向運動的困難,并且像素精度的紋理,因此有效減少了當前幀和參考幀之間的
圖 3-1 ADSP-BF537 內(nèi)核結構圖3.1.1 存儲結構ADSP-BF537 把存儲器視為一個統(tǒng)一的 4GB 地址空間,用 32 位地址尋址。所有資源,包括內(nèi)部存儲器、外部存儲器、PCI 地址空間和 I/O 控制寄存器都在這個統(tǒng)一的地址空間中獨立占據(jù)各自的一段。地址空間的各部分存儲器按分級結構排列(如圖 3-2 所示),以提供高的性價比,用于 Cache 和 SRAM 的快速、低延遲的存儲器系統(tǒng)離處理器最近,其他部分離處理器較遠。L1 存儲器是 ADSP-BF537 內(nèi)核中性能最高也是最重要的存儲器。通過外部總線接口單元(EBIU),片外存儲器可以由 SDRAM、FLASH 和 SRAM 進行擴展可以訪問超過 132MB 的物理存儲器。ADSP-BF537 內(nèi)核有一個專用的低延遲 64 位寬的數(shù)據(jù)通道進入 L2 SDRAM存儲器。在內(nèi)核 300MHz 頻率下,通過此接口的峰值數(shù)據(jù)傳輸率達到每秒 2.4GB
【參考文獻】:
期刊論文
[1]基于單指令多數(shù)據(jù)流技術的視頻信息處理優(yōu)化[J]. 張穎,王興國,劉濟林. 電視技術. 2003(11)
[2]視頻壓縮標準的新進展——H.264/MPEG-4 Part 10[J]. 李青龍. 廣播與電視技術. 2003(09)
[3]基于H.264視頻編碼技術的研究[J]. 周敬利,金毅,余勝生,鄭俊浩. 華中科技大學學報(自然科學版). 2003(08)
[4]實時圖像處理系統(tǒng)中的DSP優(yōu)化編程[J]. 田元,葉秀清,顧偉康. 電子技術. 2000(10)
本文編號:3626080
【文章來源】:中國科學院大學(中國科學院沈陽計算技術研究所)遼寧省
【文章頁數(shù)】:56 頁
【學位級別】:碩士
【部分圖文】:
x4塊的預測模式
圖 2-4 多參考幀塊模式準在運動估計中采用了 7 種不同尺寸和形狀的編碼塊模B16 × 16、MB16 × 8、MB8 × 16、SUB8 × 8、INT4 × 4、IN,一個 16×16 的幀間編碼塊可分割為 16×8、8×16 或 8×能進一步分割為 8×4、4×8、4×4 子塊,通過運動估計每矢量。這樣,在 H.264 標準中幀間編碼塊最多可具有 16 個償。一般來說,大尺寸分割比較適合圖像中運動均勻的區(qū)合圖像中運動劇烈的區(qū)域。使用多模式編碼有效解決了以準確描述塊內(nèi)多物體、多速度、多方向運動的困難,并且像素精度的紋理,因此有效減少了當前幀和參考幀之間的
圖 3-1 ADSP-BF537 內(nèi)核結構圖3.1.1 存儲結構ADSP-BF537 把存儲器視為一個統(tǒng)一的 4GB 地址空間,用 32 位地址尋址。所有資源,包括內(nèi)部存儲器、外部存儲器、PCI 地址空間和 I/O 控制寄存器都在這個統(tǒng)一的地址空間中獨立占據(jù)各自的一段。地址空間的各部分存儲器按分級結構排列(如圖 3-2 所示),以提供高的性價比,用于 Cache 和 SRAM 的快速、低延遲的存儲器系統(tǒng)離處理器最近,其他部分離處理器較遠。L1 存儲器是 ADSP-BF537 內(nèi)核中性能最高也是最重要的存儲器。通過外部總線接口單元(EBIU),片外存儲器可以由 SDRAM、FLASH 和 SRAM 進行擴展可以訪問超過 132MB 的物理存儲器。ADSP-BF537 內(nèi)核有一個專用的低延遲 64 位寬的數(shù)據(jù)通道進入 L2 SDRAM存儲器。在內(nèi)核 300MHz 頻率下,通過此接口的峰值數(shù)據(jù)傳輸率達到每秒 2.4GB
【參考文獻】:
期刊論文
[1]基于單指令多數(shù)據(jù)流技術的視頻信息處理優(yōu)化[J]. 張穎,王興國,劉濟林. 電視技術. 2003(11)
[2]視頻壓縮標準的新進展——H.264/MPEG-4 Part 10[J]. 李青龍. 廣播與電視技術. 2003(09)
[3]基于H.264視頻編碼技術的研究[J]. 周敬利,金毅,余勝生,鄭俊浩. 華中科技大學學報(自然科學版). 2003(08)
[4]實時圖像處理系統(tǒng)中的DSP優(yōu)化編程[J]. 田元,葉秀清,顧偉康. 電子技術. 2000(10)
本文編號:3626080
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3626080.html
最近更新
教材專著