發(fā)布時間：2022-02-12 01:42

　　基于高壓LDMOS工藝,設計了一款ARINC429總線驅動器。電路在±12～±15 V雙電源電壓下工作,能夠接收CMOS/TTL邏輯輸入信號,產生一對差分輸出驅動電平。同時,輸出上升和下降時間斜率可調,能同時適應高速或低速ARINC429總線。電路采用0.18μm HV LDMOS工藝流片,測試結果表明,數據傳輸穩(wěn)定可靠且各項電參數均滿足總線規(guī)范。 

【文章來源】：電子與封裝. 2020,20(08)

【文章頁數】：5 頁

【部分圖文】：

總體電路框圖

帶隙基準電路結構如圖3所示，其中Q2由多個三級管并聯組成，其面積為Q1的n倍。而晶體管MN0～MN7采用復合串管結構，可有效提高運放的輸出阻抗，從而提高運放增益。高增益運放使差分輸入端X、Y兩點電位近似相等，使得流過電阻R1的電流IR1主要取決于m、n，進而可求出流過電阻R2的電流IR2。調節(jié)R2/R1比率及m、n，可在運放的輸出端得到全溫全壓范圍內隨溫度和電源變化較小的基準電壓VREF[6-7]:圖3 帶隙電壓基準

圖2 驅動電路時序圖電路內部±5 V電壓產生電路如圖4所示，其中電阻R5約為R4的3倍，電阻R6和R7值近似相等。前級帶隙基準電路產生的基準電壓VREF首先經過由運算放大器OP1和反饋電阻R4、R5構成的同相放大器，經同相放大4倍后，產生+5 V參考電壓V5P；再將該+5 V參考電壓輸入由運算放大器OP2和反饋電阻R6、R7構成的單位增益反相放大器，產生穩(wěn)定的-5 V參考電壓V5N。

【參考文獻】：
期刊論文
[1]一種帶有溫漂修調的二階曲率補償基準源電路[J]. 李娟,張海波,李健,屈柯柯,常紅.  電子與封裝. 2019(11)
[2]基于CMOS工藝的ARINC 429總線接收器設計[J]. 李珂,顧飛.  電子與封裝. 2016(03)
[3]一種高性能帶隙基準電壓源設計[J]. 楊霄壘,張沁楓,蔣穎丹.  電子與封裝. 2015(11)
[4]基于HS-3282的DSP與ARINC429總線通訊模塊設計[J]. 王超,王小鵬,房超,牛云鵬.  計算機與數字工程. 2011(08)
[5]基于HS3282的ARINC429航空通訊總線設計[J]. 張戰(zhàn)平,陶健,胡善偉,邱小明.  航空計算技術. 2009(05)
[6]基于DSP的ARINC429總線接口卡的設計與實現[J]. 張華強,郭小娟,張慶榮.  計量與測試技術. 2008(10)
[7]航空用ARINC429總線收發(fā)系統(tǒng)設計與實現[J]. 李榕,劉衛(wèi)國,劉曉劍.  計算機測量與控制. 2005(09)



本文編號：3621180