高速低成本可重構(gòu)FFT處理器的設(shè)計與實現(xiàn)
發(fā)布時間:2022-01-26 05:50
可重構(gòu)計算技術(shù)是一個新興的研究領(lǐng)域,其硬件結(jié)構(gòu)可以根據(jù)需要重新配置。它結(jié)合了通用處理器和專用處理器(ASIC)的優(yōu)點,既有通用處理器的靈活性也有類似于ASIC一樣高效的硬件電路實現(xiàn)。目前,大多數(shù)可重構(gòu)計算技術(shù)都是研究的基于現(xiàn)場可編程門陣列器件(FPGA)的重構(gòu)系統(tǒng),它能以較少的硬件資源實現(xiàn)較復(fù)雜的邏輯電路功能,在提高系統(tǒng)執(zhí)行速度的同時又顯著地降低系統(tǒng)成本。快速傅里葉變換(FFT)作為數(shù)字信號處理強(qiáng)有力的工具,已被廣泛地應(yīng)用于各類信號分析、無線通信和頻譜估計等領(lǐng)域。由于在不同應(yīng)用場合需要處理的數(shù)據(jù)點數(shù)不同,為使FFT處理器具有一定的可重構(gòu)性,支持功能切換的需求,研究如何在不增加資源浪費的基礎(chǔ)上更快速、更靈活地實現(xiàn)FFT處理器的重構(gòu)具有重要的意義。部分重構(gòu)技術(shù)可使可重構(gòu)計算系統(tǒng)對可重構(gòu)邏輯器件上的指定計算資源進(jìn)行獨立地配置,而不影響器件上其余部分的功能。利用部分可重構(gòu)技術(shù)實現(xiàn)可重構(gòu)FFT處理器,可以有效地提高資源利用率和重構(gòu)速度,改進(jìn)系統(tǒng)性能。本論文運用部分可重構(gòu)技術(shù)設(shè)計并實現(xiàn)了一款基于FPGA的可重構(gòu)FFT處理器,該處理器能夠根據(jù)需要完成不同點數(shù)的FFT運算。首先,通過閱讀國內(nèi)外的文獻(xiàn),...
【文章來源】:電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:95 頁
【學(xué)位級別】:碩士
【部分圖文】:
本文算法與Matlab中FFT函數(shù)的運算結(jié)果對比
FFT 運算的部分結(jié)果,對比兩種算法的結(jié)果可知,本文算法誤差較小,可以準(zhǔn)確地完成對信號的 FFT 運算。圖4-9 部分運算結(jié)果對比4.2 FFT 處理器的重構(gòu)策略研究4.2.1 部分可重構(gòu)技術(shù)部分重構(gòu)提供了在重構(gòu)過程中只改變部分電路配置的能力。具有部分重構(gòu)能力的系統(tǒng)可以在維持大部分電路仍然工作的狀態(tài)下對一小部分電路改變配置,這個特性允許程序的執(zhí)行在重構(gòu)時是連續(xù)的。部分重構(gòu)可以僅改變一個反饋系數(shù)而不是整個芯片,節(jié)省了重構(gòu)時間。FPGA(空域計算部分)CPU核(時域計算部分)存儲器(配置流庫)圖4-10 可重構(gòu)處理器具有部分動態(tài)重構(gòu)功能的 FPGA 器件重構(gòu)時,只需要有選擇地對可重構(gòu)器件
周圍還有豐富的外圍組件形成復(fù)雜系統(tǒng)[58],如圖 5-3 所示?捎糜跀(shù)字設(shè)計、計算機(jī)架構(gòu)、嵌入式系統(tǒng)、實時操作系統(tǒng)、網(wǎng)絡(luò)、數(shù)字信號與圖像視頻處理和數(shù)字通信等方面。XC2VP30 內(nèi)部還嵌有兩個 IBM 的 PowerPC 硬核處理器(PPC)和內(nèi)部配置訪問通道 ICAP,更易于實現(xiàn)重構(gòu)。ICAP 是配置 FPGA 內(nèi)部結(jié)構(gòu)的配置接口,為動態(tài)重構(gòu)提供基本條件。PPC 是一種采用哈佛結(jié)構(gòu)的處理器模塊,內(nèi)部有 5 條數(shù)據(jù)流水線通道,集成有硬件乘除單元、32bit 通用寄存器、存儲器管理單元等,可對 FPGA的資源進(jìn)行動態(tài)配置,使得實現(xiàn)系統(tǒng)的在線動態(tài)重構(gòu)更加便利。
【參考文獻(xiàn)】:
期刊論文
[1]可重構(gòu)計算技術(shù)及其發(fā)展趨勢[J]. 段然,樊曉椏,高德遠(yuǎn),沈戈. 計算機(jī)應(yīng)用研究. 2004(08)
[2]淺談SoC設(shè)計中的軟硬件協(xié)同設(shè)計技術(shù)[J]. 唐守龍,劉昊,陸生禮,孫大有. 電子器件. 2002(02)
[3]FPGA動態(tài)可重構(gòu)技術(shù)及其應(yīng)用[J]. 朱明程. 電子產(chǎn)品世界. 2000(06)
[4]可重構(gòu)信息處理[J]. 鮑嘵宇,施克仁. 計算機(jī)自動測量與控制. 2000(01)
[5]可重構(gòu)計算機(jī)簡介[J]. 賈英江,高欣寶. 計算機(jī)應(yīng)用研究. 1999(05)
[6]可重構(gòu)計算和可重構(gòu)計算機(jī)技術(shù)[J]. 佟冬,胡銘曾,方濱興. 計算機(jī)科學(xué). 1998(04)
本文編號:3609937
【文章來源】:電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:95 頁
【學(xué)位級別】:碩士
【部分圖文】:
本文算法與Matlab中FFT函數(shù)的運算結(jié)果對比
FFT 運算的部分結(jié)果,對比兩種算法的結(jié)果可知,本文算法誤差較小,可以準(zhǔn)確地完成對信號的 FFT 運算。圖4-9 部分運算結(jié)果對比4.2 FFT 處理器的重構(gòu)策略研究4.2.1 部分可重構(gòu)技術(shù)部分重構(gòu)提供了在重構(gòu)過程中只改變部分電路配置的能力。具有部分重構(gòu)能力的系統(tǒng)可以在維持大部分電路仍然工作的狀態(tài)下對一小部分電路改變配置,這個特性允許程序的執(zhí)行在重構(gòu)時是連續(xù)的。部分重構(gòu)可以僅改變一個反饋系數(shù)而不是整個芯片,節(jié)省了重構(gòu)時間。FPGA(空域計算部分)CPU核(時域計算部分)存儲器(配置流庫)圖4-10 可重構(gòu)處理器具有部分動態(tài)重構(gòu)功能的 FPGA 器件重構(gòu)時,只需要有選擇地對可重構(gòu)器件
周圍還有豐富的外圍組件形成復(fù)雜系統(tǒng)[58],如圖 5-3 所示?捎糜跀(shù)字設(shè)計、計算機(jī)架構(gòu)、嵌入式系統(tǒng)、實時操作系統(tǒng)、網(wǎng)絡(luò)、數(shù)字信號與圖像視頻處理和數(shù)字通信等方面。XC2VP30 內(nèi)部還嵌有兩個 IBM 的 PowerPC 硬核處理器(PPC)和內(nèi)部配置訪問通道 ICAP,更易于實現(xiàn)重構(gòu)。ICAP 是配置 FPGA 內(nèi)部結(jié)構(gòu)的配置接口,為動態(tài)重構(gòu)提供基本條件。PPC 是一種采用哈佛結(jié)構(gòu)的處理器模塊,內(nèi)部有 5 條數(shù)據(jù)流水線通道,集成有硬件乘除單元、32bit 通用寄存器、存儲器管理單元等,可對 FPGA的資源進(jìn)行動態(tài)配置,使得實現(xiàn)系統(tǒng)的在線動態(tài)重構(gòu)更加便利。
【參考文獻(xiàn)】:
期刊論文
[1]可重構(gòu)計算技術(shù)及其發(fā)展趨勢[J]. 段然,樊曉椏,高德遠(yuǎn),沈戈. 計算機(jī)應(yīng)用研究. 2004(08)
[2]淺談SoC設(shè)計中的軟硬件協(xié)同設(shè)計技術(shù)[J]. 唐守龍,劉昊,陸生禮,孫大有. 電子器件. 2002(02)
[3]FPGA動態(tài)可重構(gòu)技術(shù)及其應(yīng)用[J]. 朱明程. 電子產(chǎn)品世界. 2000(06)
[4]可重構(gòu)信息處理[J]. 鮑嘵宇,施克仁. 計算機(jī)自動測量與控制. 2000(01)
[5]可重構(gòu)計算機(jī)簡介[J]. 賈英江,高欣寶. 計算機(jī)應(yīng)用研究. 1999(05)
[6]可重構(gòu)計算和可重構(gòu)計算機(jī)技術(shù)[J]. 佟冬,胡銘曾,方濱興. 計算機(jī)科學(xué). 1998(04)
本文編號:3609937
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3609937.html
最近更新
教材專著