FT-C55 LP外部存儲器接口的設(shè)計與實現(xiàn)
發(fā)布時間：2022-01-25 16:35
在大多數(shù)基于DSP的嵌入式應(yīng)用中,DSP芯片有限的片內(nèi)存儲器容量往往使得設(shè)計人員感到捉襟見肘。特別在數(shù)字圖像處理、語音處理等應(yīng)用場合,需要有高速大容量存儲空間的強力支持,來滿足系統(tǒng)對大量數(shù)據(jù)吞吐的要求。因此,需要外接存儲器來擴展DSP的存儲空間。不過,這些存儲器芯片的接口復(fù)雜,不能和DSP實現(xiàn)無縫連接,給使用造成很大的不便。本文根據(jù)FT-C55LP DSP擴展存儲空間和引導(dǎo)加載程序的要求,設(shè)計了片上外部存儲器接口的軟核,使FT-C55LP DSP可以無縫的連接異步存儲器、SBSRAM存儲器和SDRAM存儲器,DSP的片內(nèi)設(shè)備通過系統(tǒng)總線訪問EMIF,EMIF將請求按規(guī)定的時序分發(fā)給各存儲器。在本文的設(shè)計方案中,采用了異步FIFO、基于令牌輪轉(zhuǎn)的優(yōu)先級仲裁、寄存器地址的分級譯碼等關(guān)鍵技術(shù),對總線接口、總線仲裁、RAM控制器等模塊進行了設(shè)計�？偩�接口部分定義了EMIF和7條系統(tǒng)總線之間的交互協(xié)議;總線仲裁部分定義了對于總線請求的仲裁算法;RAM控制器實現(xiàn)了異步、SBSRAM和SDRAM三個存儲控制器,將訪問外部存儲器的請求按規(guī)定的時序發(fā)送出去。在本文的設(shè)計中體現(xiàn)了低功耗和高速度的原則,對外...
【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校
【文章頁數(shù)】：97 頁
【學(xué)位級別】：碩士
【部分圖文】：
FT-C55LP的外部存儲器地址映射片上RAM由片上雙訪問RAM(DARAM,DoubleAccessRAM)和片上單訪問RAM(SARAM,SingleAccessRAM)組成，內(nèi)部程序總線、數(shù)據(jù)總線和DMA總線
當 MP/NMC=1 時，ROM 無效。ROM 中的主要內(nèi)容是引導(dǎo)加loader 和正弦查找表。程序總線、數(shù)據(jù)總線和 DMA 可以訪問片內(nèi) ROM，的字第一次需要 3 個周期，以后只需要兩個周期。在某些應(yīng)用中，這樣的片內(nèi)存儲容量是滿足不了要求的。在系統(tǒng)的設(shè)計以下途徑來彌補片內(nèi)存儲空間的不足，在片上集成了外部存儲器接口 ET-C55LP 可以和 ROM、Flash、SBSRAM、SDRAM 等芯片進行無縫連接以通過外接存儲器來擴展存儲容量，構(gòu)建大容量的存儲空間；采用多總FT-C55LP 有五條數(shù)據(jù)總線和一條程序總線，可以使 CPU 同時執(zhí)行多個問，從而提高訪存的效率。FT-C55LP 的存儲器結(jié)構(gòu)如圖 2.2 所示，由內(nèi)部接口和外部接口構(gòu)成，兩掛在片內(nèi) CPU 總線和片內(nèi) DMA 總線上。FT-C55LP 的數(shù)據(jù)總線是 16 位讀數(shù)據(jù)總線 BB、CB、DB，兩條寫數(shù)據(jù)總線 EB、FB，其中 BB 總線只能片內(nèi)存儲器； FT-C55LP 的程序總線 PB 是 32 位，PB 可以從內(nèi)部存儲器儲器取指令。
圖 2.3 長字在存儲器中的存放2) CPU 訪問字對字的訪問相對簡單，直接給出字地址即可，并在后面加上 0，構(gòu)成 24 ，送給地址總線。3) CPU 訪問字節(jié)CPU 給出 23 位的字地址，如果訪問的是高字節(jié)在字地址的最低位補 0， 位地址，如果訪問的是低字節(jié)在字地址的后面補 1，構(gòu)成 24 位地址，送給線。I/O 空間FT-C55LP 的 I/O 空間與數(shù)據(jù)空間、程序空間是分開的，并且只能用來訪問 上外設(shè)中的寄存器，I/O 空間里的字地址寬度是 16b，可以提供 4K 個地址。
【參考文獻】：
期刊論文
[1]PCI總線仲裁器的設(shè)計及實現(xiàn)[J]. 黃君凱,彭君毅. 微計算機信息. 2005(11)
[2]基于Gray碼的異步FIFO接口技術(shù)及其應(yīng)用[J]. 汪東,馬劍武,陳書明. 計算機工程與科學(xué). 2005(01)
[3]基于仿真的32位RISC微處理器的功能驗證方法[J]. 顧震宇,虞志益,沈泊,章倩苓. 小型微型計算機系統(tǒng). 2004(04)
[4]數(shù)字信號處理器（DSP）結(jié)構(gòu)設(shè)計及發(fā)展趨勢[J]. 沈戈,高德遠,樊曉椏. 計算機工程與應(yīng)用. 2003(07)
碩士論文
[1]視頻處理DSP中外部存儲器接口的設(shè)計與實現(xiàn)[D]. 王旭輝.國防科學(xué)技術(shù)大學(xué) 2006
本文編號：3608876
【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校
【文章頁數(shù)】：97 頁
【學(xué)位級別】：碩士
【部分圖文】：
FT-C55LP的外部存儲器地址映射片上RAM由片上雙訪問RAM(DARAM,DoubleAccessRAM)和片上單訪問RAM(SARAM,SingleAccessRAM)組成，內(nèi)部程序總線、數(shù)據(jù)總線和DMA總線
當 MP/NMC=1 時，ROM 無效。ROM 中的主要內(nèi)容是引導(dǎo)加loader 和正弦查找表。程序總線、數(shù)據(jù)總線和 DMA 可以訪問片內(nèi) ROM，的字第一次需要 3 個周期，以后只需要兩個周期。在某些應(yīng)用中，這樣的片內(nèi)存儲容量是滿足不了要求的。在系統(tǒng)的設(shè)計以下途徑來彌補片內(nèi)存儲空間的不足，在片上集成了外部存儲器接口 ET-C55LP 可以和 ROM、Flash、SBSRAM、SDRAM 等芯片進行無縫連接以通過外接存儲器來擴展存儲容量，構(gòu)建大容量的存儲空間；采用多總FT-C55LP 有五條數(shù)據(jù)總線和一條程序總線，可以使 CPU 同時執(zhí)行多個問，從而提高訪存的效率。FT-C55LP 的存儲器結(jié)構(gòu)如圖 2.2 所示，由內(nèi)部接口和外部接口構(gòu)成，兩掛在片內(nèi) CPU 總線和片內(nèi) DMA 總線上。FT-C55LP 的數(shù)據(jù)總線是 16 位讀數(shù)據(jù)總線 BB、CB、DB，兩條寫數(shù)據(jù)總線 EB、FB，其中 BB 總線只能片內(nèi)存儲器； FT-C55LP 的程序總線 PB 是 32 位，PB 可以從內(nèi)部存儲器儲器取指令。
圖 2.3 長字在存儲器中的存放2) CPU 訪問字對字的訪問相對簡單，直接給出字地址即可，并在后面加上 0，構(gòu)成 24 ，送給地址總線。3) CPU 訪問字節(jié)CPU 給出 23 位的字地址，如果訪問的是高字節(jié)在字地址的最低位補 0， 位地址，如果訪問的是低字節(jié)在字地址的后面補 1，構(gòu)成 24 位地址，送給線。I/O 空間FT-C55LP 的 I/O 空間與數(shù)據(jù)空間、程序空間是分開的，并且只能用來訪問 上外設(shè)中的寄存器，I/O 空間里的字地址寬度是 16b，可以提供 4K 個地址。
【參考文獻】：
期刊論文
[1]PCI總線仲裁器的設(shè)計及實現(xiàn)[J]. 黃君凱,彭君毅. 微計算機信息. 2005(11)
[2]基于Gray碼的異步FIFO接口技術(shù)及其應(yīng)用[J]. 汪東,馬劍武,陳書明. 計算機工程與科學(xué). 2005(01)
[3]基于仿真的32位RISC微處理器的功能驗證方法[J]. 顧震宇,虞志益,沈泊,章倩苓. 小型微型計算機系統(tǒng). 2004(04)
[4]數(shù)字信號處理器（DSP）結(jié)構(gòu)設(shè)計及發(fā)展趨勢[J]. 沈戈,高德遠,樊曉椏. 計算機工程與應(yīng)用. 2003(07)
碩士論文
[1]視頻處理DSP中外部存儲器接口的設(shè)計與實現(xiàn)[D]. 王旭輝.國防科學(xué)技術(shù)大學(xué) 2006
本文編號：3608876
本文鏈接：http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3608876.html
最近更新
教材專著
