高速數(shù)據(jù)采集顯示系統(tǒng)目前已在數(shù)字存儲示波器、邏輯分析儀等測試儀器中得到廣泛應(yīng)用。它的關(guān)鍵技術(shù)是高速ADC技術(shù)、數(shù)據(jù)存儲和實時顯示技術(shù)。對高速數(shù)據(jù)采集系統(tǒng)存儲子系統(tǒng)的性能要求:一是高速性,現(xiàn)在高速數(shù)據(jù)采集中所用的ADC最高采樣率已達到幾百MSPS甚至幾十GSPS的水平,這就要求采樣數(shù)據(jù)存儲器的速度也要與之匹配,也就是采用高速緩存:二是大容量,其原因是高速數(shù)據(jù)采集會產(chǎn)生巨大的數(shù)據(jù)流。所以,通常需要海量緩存來存儲采樣數(shù)據(jù)。在一些特殊應(yīng)用中,不僅需要將采集數(shù)據(jù)存儲起來,還需要將現(xiàn)場采集的數(shù)據(jù)以波形形式實時顯示出來,以便觀察設(shè)備的運行狀態(tài),檢測設(shè)備故障。對于單次偶發(fā)事件的檢測,系統(tǒng)可以在比較長的一段時間內(nèi)對信號進行采集,并將采集數(shù)據(jù)存儲在系統(tǒng)的存儲器中,當(dāng)存儲器被存滿后停止信號的采集,然后從存儲區(qū)中調(diào)出波形數(shù)據(jù)逐一顯示在屏幕上;而對于重復(fù)事件的檢測,實時采集、實時存儲和實時顯示并重。既要將采集到的信號波形實時顯示在屏幕上,又要把實時顯示在屏幕上的波形數(shù)據(jù)完全存儲起來,以便用戶返回查看所有記錄來搜索關(guān)心的波形。論文在分析了高速數(shù)據(jù)采集顯示系統(tǒng)性能要求的基礎(chǔ)上,提出了高速緩存與海量存儲的存儲方案,以... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：76 頁

【學(xué)位級別】：碩士

【部分圖文】：

spanan一3A基本結(jié)構(gòu)

u陽叫ata_va釗user--訊印此如la圖3一19參考設(shè)計的突發(fā)讀操作時序(B卜4)需要注意的是rst--dqs--div一n(輸入信號)和rst--dqs--div--out(輸出信號)是參考設(shè)計額外引出的一根外部環(huán)回信號，rst--dq創(chuàng)iv--out由控制器產(chǎn)生，經(jīng)外部走線延遲后送給rs以q創(chuàng)iv--in，走線長度是DQs和CK走線長度之和，用以補償DQS和CK在PCB走線時所帶來的延遲。在將代碼添加到整個系統(tǒng)之前需要對 DDRZSDRAM存儲器部分進行硬件驗證，論文采用MIG參考設(shè)計中的具有存儲器校驗功能的測試模塊進行驗證。該模塊循環(huán)向存儲器的某段地址發(fā)出一系列寫命令寫入遞增數(shù)據(jù)然后將數(shù)據(jù)讀回，對寫入數(shù)據(jù)和讀回數(shù)據(jù)進行比較，通過比較信號(led。rmr)驗證控制器讀寫數(shù)據(jù)的正確與否

lederror圖3一21硬件測試讀取數(shù)據(jù)用 ChipscopePro抓取的讀數(shù)據(jù)和相關(guān)控制信號時序如圖3一20和圖3一21所示，讀寫比較信號(ledeeerror)輸出電平始終為低，說明存儲控制器讀寫數(shù)據(jù)相同，硬件驗證通過。chiPscopePro是兀l初以提供的片上調(diào)試工具，它將邏輯分析器、總線分析器和虛擬拍小型軟件核直接插入到用戶的設(shè)計中，使用戶可以查看任何內(nèi)部信號或節(jié)點，包括嵌入式硬或軟處理器。在硬件驗證通過后，把控制器代碼添加到系統(tǒng)工程中。針對系統(tǒng)的功能要求，輸入相應(yīng)的命令到命令寄存器(包括讀、寫和初始化命令)，控制器模塊自動產(chǎn)生命令和控制信號并按照存儲芯片的時序要求送給 DDRZSDRAM

【參考文獻】：
期刊論文
[1]基于狀態(tài)機的SDRAM控制器的設(shè)計與實現(xiàn)[J]. 段然,樊曉椏,張盛兵,沈戈,梁婕.  計算機工程與應(yīng)用. 2005(17)
[2]雙通道高速實時大容量數(shù)據(jù)采集存儲系統(tǒng)[J]. 汪立森,朱根才.  南京航空航天大學(xué)學(xué)報. 1997(02)



本文編號：3603156