隨著區(qū)塊鏈技術(shù)的發(fā)展,區(qū)塊鏈系統(tǒng)對(duì)區(qū)塊鏈底層的密碼學(xué)算法等復(fù)雜運(yùn)算的處理速度要求越來(lái)越高。雙重哈希、默克爾樹中哈希函數(shù)的連續(xù)計(jì)算、混合加密算法的組合運(yùn)算等是區(qū)塊鏈系統(tǒng)中經(jīng)常出現(xiàn)的底層運(yùn)算。為了處理這些運(yùn)算,處理器頻繁地訪問寄存器和存儲(chǔ)器,會(huì)使外設(shè)對(duì)總線的競(jìng)爭(zhēng)加劇,隨之引起延時(shí)變長(zhǎng)和性能降低。為了解決這一問題,提出了一種可擴(kuò)展的區(qū)塊鏈專用協(xié)處理器架構(gòu):（1）內(nèi)置的指令緩存和數(shù)據(jù)緩存使獲得數(shù)據(jù)的路徑變短,進(jìn)而加快了處理速度;同時(shí),外設(shè)對(duì)總線的競(jìng)爭(zhēng)也有所緩解。（2）取指路徑和取數(shù)路徑都采取流水線方式,使數(shù)據(jù)處理可以不間斷地工作,也會(huì)提升處理速度。（3）哈希計(jì)算單元支持雙重哈希和多重哈希的計(jì)算,避免了計(jì)算的中間數(shù)據(jù)訪問存儲(chǔ)器和緩存,也使雙重哈希和多重哈希的計(jì)算速度加快。還對(duì)區(qū)塊鏈專用協(xié)處理器架構(gòu)擴(kuò)展到其他密碼學(xué)算法、圖像處理算法、神經(jīng)網(wǎng)絡(luò)算法等的可能性做了探討。 

【文章來(lái)源】：微納電子與智能制造. 2020,2(01)

【文章頁(yè)數(shù)】：8 頁(yè)

【部分圖文】：

比特幣默克爾樹

以太坊的信道加密機(jī)制，如圖2所示，采用橢圓曲線集成加密方案ECIES[21]。以太坊A節(jié)點(diǎn)向B節(jié)點(diǎn)發(fā)送數(shù)據(jù)時(shí)，對(duì)數(shù)據(jù)進(jìn)行加密的過(guò)程如圖所示，包括：（1）利用偽隨機(jī)數(shù)產(chǎn)生器生成一個(gè)隨機(jī)數(shù)；（2）根據(jù)橢圓曲線加密算法，利用隨機(jī)數(shù)生成A節(jié)點(diǎn)的臨時(shí)非對(duì)稱密鑰對(duì)；（3）根據(jù)Key Agreement(KA）算法，利用A節(jié)點(diǎn)的臨時(shí)私鑰和B節(jié)點(diǎn)的公鑰生成對(duì)稱密鑰；（4）根據(jù)AES算法，利用對(duì)稱密鑰對(duì)要發(fā)送的消息進(jìn)行加密；（5）把加密數(shù)據(jù)和A節(jié)點(diǎn)的臨時(shí)公鑰發(fā)送出去。以太坊B節(jié)點(diǎn)接收到數(shù)據(jù)后，對(duì)加密數(shù)據(jù)的解碼過(guò)程如圖2所示，包括：（1)B節(jié)點(diǎn)從接收到的數(shù)據(jù)中解析出A節(jié)點(diǎn)的臨時(shí)公鑰和加密消息；（2）根據(jù)KA算法，利用A節(jié)點(diǎn)的臨時(shí)公鑰和B節(jié)點(diǎn)的私鑰生成對(duì)稱共享密鑰；（3）根據(jù)AES算法，利用共享對(duì)稱密鑰解碼加密的消息，得到A節(jié)點(diǎn)要發(fā)送的元數(shù)據(jù)。A節(jié)點(diǎn)每次發(fā)送消息，都會(huì)產(chǎn)生一個(gè)隨機(jī)數(shù)，由之產(chǎn)生不同臨時(shí)密鑰對(duì)，進(jìn)而產(chǎn)生不同的共享對(duì)產(chǎn)密鑰，這就保證了消息不會(huì)被黑客攔截只能由B節(jié)點(diǎn)接收。經(jīng)過(guò)上述分析，區(qū)塊鏈系統(tǒng)底層牽涉到大量的密碼學(xué)算法。這些算法大體可以歸結(jié)為3類：（1）哈希算法，例如SHA2、SHA3等；（2）非對(duì)稱加密算法，例如ECC和RSA;(3）對(duì)稱加密算法，例如DES和AES等算法。另外，值得關(guān)注的是，雙重哈希、默克爾樹中哈希算法的連續(xù)計(jì)算、混合加密算法的組合運(yùn)算是區(qū)塊鏈底層計(jì)算的重要特征。

鑒于區(qū)塊鏈底層計(jì)算具有默克爾樹中哈希算法的連續(xù)計(jì)算、混合加密算法的組合運(yùn)算等特點(diǎn)，本文提出一種區(qū)塊鏈專用協(xié)處理器方案，定制協(xié)處理器的專用于區(qū)塊鏈的密碼學(xué)指令集，利用協(xié)處理器內(nèi)部的指令緩存和數(shù)據(jù)緩存，不僅減少對(duì)內(nèi)存的訪問，還減少了與其他應(yīng)用對(duì)內(nèi)存訪問的競(jìng)爭(zhēng)，性能隨之相應(yīng)如圖3所示，區(qū)塊鏈專用協(xié)處理器包括可由AXI-Lite總線讀寫的寄存器組（配置寄存器、狀態(tài)寄存器、中斷控制寄存器）、指令DMA、含有緩存的取指單元、譯碼單元、數(shù)據(jù)DMA、含有緩存的數(shù)據(jù)讀寫單元和含有各種加密功能的執(zhí)行單元。以計(jì)算?特幣的默克爾樹根哈希為例，說(shuō)明區(qū)塊鏈協(xié)處理器的工作原理。（1)CPU通過(guò)AXI-Lite總線初始化協(xié)處理器的寄存器組，使得協(xié)處理器知道指令在內(nèi)存的首地址、待處理數(shù)據(jù)在內(nèi)存的首地址和整個(gè)默克爾樹運(yùn)算任務(wù)完成后結(jié)果數(shù)據(jù)的存儲(chǔ)地址。（2）根據(jù)協(xié)處理器指令首地址，取指單元向指令DMA請(qǐng)求從存儲(chǔ)器中讀指令數(shù)據(jù)；指令DMA讀到指令數(shù)據(jù)后，把指令數(shù)據(jù)存入取指單元的指令緩存，同時(shí)也傳給譯碼單元。（3）讀取指令的同時(shí)，根據(jù)待處理數(shù)據(jù)的首地址，數(shù)據(jù)讀寫單元向數(shù)據(jù)DMA發(fā)出讀數(shù)據(jù)請(qǐng)求；數(shù)據(jù)DMA讀到待處理數(shù)據(jù)后，存入數(shù)據(jù)讀寫單元的數(shù)據(jù)緩存。（4）經(jīng)過(guò)譯碼得知，需要對(duì)數(shù)據(jù)緩存中的數(shù)據(jù)進(jìn)行SHA256加密處理。（5）根據(jù)譯碼單元處理完的結(jié)果，同樣要存入數(shù)據(jù)讀寫單元的數(shù)據(jù)緩存中，以待下一次的處理。（6）如果后續(xù)指令是計(jì)算默克爾樹中間節(jié)點(diǎn)的哈希值，數(shù)據(jù)讀寫單元?jiǎng)t從數(shù)據(jù)緩存中讀出對(duì)應(yīng)中間節(jié)點(diǎn)的數(shù)據(jù)，交給執(zhí)行單元進(jìn)行SHA256加密處理。（7）直到默克爾樹樹根哈希計(jì)算完成，數(shù)據(jù)DMA通過(guò)AXI總線把默克爾樹根哈希存儲(chǔ)到內(nèi)存中。


本文編號(hào)：3601510