發(fā)布時(shí)間：2022-01-21 22:31

　　按照雷達(dá)遙感系統(tǒng)中數(shù)據(jù)實(shí)時(shí)傳輸和存儲(chǔ)的需要,定制化設(shè)計(jì)FPGA+Nandflash芯片陣列的存儲(chǔ)模塊,實(shí)現(xiàn)了數(shù)據(jù)高速率和大容量的可靠記錄和回放。該存儲(chǔ)模塊通過(guò)FPGA的硬件編程,實(shí)現(xiàn)各種功能的接口,經(jīng)過(guò)數(shù)據(jù)采集、緩存,實(shí)時(shí)存儲(chǔ)到N andflash陣列,數(shù)據(jù)讀寫速率可達(dá)1.6GByte/s;在FPGA控制下,存儲(chǔ)模塊具備壞塊管理,誤碼糾正,掉電保護(hù)等功能,保證了數(shù)據(jù)傳輸存儲(chǔ)過(guò)程中的正確性和安全性。本文介紹了存儲(chǔ)模塊的硬件設(shè)計(jì)方案,探討了FPGA陣列控制器傳輸流水節(jié)拍控制的設(shè)計(jì)思路,并就Nandflash數(shù)據(jù)正確性處理、壞塊管理、斷電保護(hù)等作了闡述。 

【文章來(lái)源】：科學(xué)技術(shù)創(chuàng)新. 2020,(13)

【文章頁(yè)數(shù)】：3 頁(yè)

【部分圖文】：

存儲(chǔ)模塊系統(tǒng)結(jié)構(gòu)圖

Nandflash陣列，每行為8個(gè)芯片，共有8列，總共使用了64個(gè)芯片，每個(gè)芯片的接口位寬是16bit，為2個(gè)通道，總?cè)萘?TByte。每個(gè)芯片上使用兩個(gè)CE片選使能，分別控制2個(gè)DQ[7:0]的數(shù)據(jù)通道接口。除了片選使能CE以外，其他的控制信號(hào)ALE,WR，以及數(shù)據(jù)采樣信號(hào)DQS,DQ[7:0]都是每行8個(gè)芯片共享的，這樣既可以精確的控制每個(gè)通道8bit的DQ讀寫，又能大幅減少管腳數(shù)量，減少布線難度，提高通訊信號(hào)質(zhì)量[4]。Flash陣列控制示意如圖2所示。圖3 雙FPGA結(jié)構(gòu)示意圖

圖3 雙FPGA結(jié)構(gòu)示意圖

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA控制的高速大容量NAND FLASH存儲(chǔ)模塊設(shè)計(jì)[J]. 彭卓文,楊新民,王勝紅.  電子設(shè)計(jì)工程. 2017(07)
[2]基于FPGA的數(shù)據(jù)采集及存儲(chǔ)測(cè)試系統(tǒng)的應(yīng)用研究[J]. 周柳奇.  計(jì)算機(jī)測(cè)量與控制. 2013(06)
[3]基于Nandflash陣列的高速存儲(chǔ)技術(shù)[J]. 張峰.  電訊技術(shù). 2013(01)



本文編號(hào)：3601074