本文關(guān)鍵詞：一種基于Zynq FPGA的MCU內(nèi)核的驗(yàn)證平臺(tái)，，由筆耕文化傳播整理發(fā)布。

【摘要】：2011年底,Xilinx公司推出了Zynq-7000 All Programmable SOC,創(chuàng)新性的將處理器與可編程邏輯集成在一起,具有高度的靈活性和強(qiáng)大的配置能力,滿足了嵌入式系統(tǒng)對(duì)高性能、低功耗以及多核處理能力的要求。設(shè)計(jì)人員既可以通過FPGA進(jìn)行數(shù)字邏輯開發(fā),也可以進(jìn)行嵌入式系統(tǒng)開發(fā)。本文課題來源于實(shí)驗(yàn)室設(shè)計(jì)的一款高性能MCU內(nèi)核,該MCU為哈佛架構(gòu)通用型MCU,采用流水線技術(shù)設(shè)計(jì)并兼容MCS-51指令集,效率達(dá)到36MIPS。在對(duì)MCU內(nèi)核的測試工作方面,本文基于Zynq設(shè)計(jì)并搭建了一種驗(yàn)證平臺(tái),以MCU內(nèi)核內(nèi)部的特殊功能寄存器為主要對(duì)象,設(shè)計(jì)了對(duì)所有特殊功能寄存器的實(shí)時(shí)監(jiān)測環(huán)境,對(duì)特殊功能寄存器內(nèi)部數(shù)據(jù)可以進(jìn)行自由化的讀取、保存。除此外,完成了對(duì)MCU內(nèi)核的單指令測試工作。本文基于搭載Zynq芯片的Zedboard開發(fā)板,利用Xilinx公司提供的嵌入式開發(fā)套件EDK設(shè)計(jì)完成了整個(gè)驗(yàn)證平臺(tái)的設(shè)計(jì)。在硬件部分,設(shè)計(jì)了驗(yàn)證IP核,內(nèi)部實(shí)例化了MCU內(nèi)核,該驗(yàn)證IP核對(duì)MCU內(nèi)部特殊功能寄存器的數(shù)據(jù)進(jìn)行處理工作。搭建了基礎(chǔ)的嵌入式系統(tǒng)平臺(tái),將驗(yàn)證IP核集成到基礎(chǔ)的嵌入式系統(tǒng)平臺(tái)中,實(shí)現(xiàn)了處理器與可編程邏輯之間的通信工作。通過AXI總線,ARM處理器可對(duì)驗(yàn)證IP核進(jìn)行數(shù)據(jù)訪問、控制。軟件部分,在SDK環(huán)境下開發(fā)了IP核的驅(qū)動(dòng)程序,并通過MFC編程實(shí)現(xiàn)串口程序。設(shè)計(jì)過程中對(duì)系統(tǒng)的主要功能進(jìn)行了驗(yàn)證,包括驗(yàn)證IP核的功能仿真測試、總線接口的讀寫仿真測試,基礎(chǔ)硬件系統(tǒng)的內(nèi)部數(shù)據(jù)通信測試等。搭建了基于Zedboard+PC的工作平臺(tái),并對(duì)整個(gè)系統(tǒng)的功能進(jìn)行了整體測試,證明了驗(yàn)證環(huán)境的正確性。本文實(shí)現(xiàn)了一種MCU內(nèi)核的測試平臺(tái),主要?jiǎng)?chuàng)新點(diǎn)在于,可實(shí)時(shí)的檢測MCU內(nèi)核中特殊功能寄存器的狀態(tài)并對(duì)其內(nèi)部數(shù)據(jù)進(jìn)行操作,除此外,本文的設(shè)計(jì)還完成了對(duì)MCU內(nèi)核的單指令測試和一組benchmark的測試。
【關(guān)鍵詞】：Zynq MCU 測試 特殊功能寄存器 Zedboard
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP332
【目錄】：

• 摘要4-5
• Abstract5-8
• 第1章 緒論8-11
• 1.1 課題背景及研究的目的和意義8
• 1.2 國內(nèi)外在該方向的研究現(xiàn)狀及分析8-9
• 1.3 本文的主要研究內(nèi)容9-11
• 第2章 基于Zynq的驗(yàn)證平臺(tái)的設(shè)計(jì)11-24
• 2.1 基于Zynq的驗(yàn)證平臺(tái)的整體結(jié)構(gòu)11-17
• 2.1.1 可編程SoC Zynq-7000 芯片11-12
• 2.1.2 搭載Zynq-7020 芯片的ZedBoard開發(fā)板12-14
• 2.1.3 基于驗(yàn)證系統(tǒng)的整體結(jié)構(gòu)14-15
• 2.1.4 驗(yàn)證系統(tǒng)的開發(fā)平臺(tái)及開發(fā)流程15-17
• 2.2 基于驗(yàn)證系統(tǒng)平臺(tái)的硬件結(jié)構(gòu)設(shè)計(jì)17-22
• 2.2.1 驗(yàn)證系統(tǒng)硬件拓?fù)浣Y(jié)構(gòu)17-18
• 2.2.2 驗(yàn)證系統(tǒng)中的ARM Cortex-A9 處理器18-19
• 2.2.3 驗(yàn)證系統(tǒng)中ARM Cortex-A9 處理器與PL的通信19
• 2.2.4 硬件架構(gòu)中的其它功能模塊19-20
• 2.2.5 驗(yàn)證系統(tǒng)中AXI4-Lite系統(tǒng)總線20-22
• 2.3 驗(yàn)證系統(tǒng)的主要功能設(shè)計(jì)22
• 2.4 本章小結(jié)22-24
• 第3章 驗(yàn)證IP核的設(shè)計(jì)與仿真驗(yàn)證24-45
• 3.1 MCU內(nèi)核的基本機(jī)構(gòu)介紹24-25
• 3.2 MCU內(nèi)核的ASIC代碼到FPGA的轉(zhuǎn)換25-28
• 3.3 驗(yàn)證IP核的設(shè)計(jì)28-33
• 3.3.1 驗(yàn)證IP核的整體結(jié)構(gòu)設(shè)計(jì)29-30
• 3.3.2 驗(yàn)證IP核的內(nèi)部模塊設(shè)計(jì)30-33
• 3.4 驗(yàn)證IP核的功能仿真33-37
• 3.5 基于AXI4-Lite總線的驗(yàn)證IP核接口的設(shè)計(jì)37-44
• 3.5.1 驗(yàn)證IP核與AXI4-Lite總線的接口信號(hào)37-39
• 3.5.2 AXI4-Lite總線接口的寄存器功能設(shè)計(jì)39-42
• 3.5.3 AXI4-Lite總線接口功能仿真42-44
• 3.6 本章小結(jié)44-45
• 第4章 基于驗(yàn)證平臺(tái)的MCU測試流程與性能分析45-54
• 4.1 驗(yàn)證平臺(tái)的實(shí)現(xiàn)流程45-53
• 4.1.1 基礎(chǔ)硬件系統(tǒng)的搭建流程45-46
• 4.1.2 在基本硬件系統(tǒng)中掛載驗(yàn)證IP核46-48
• 4.1.3 基礎(chǔ)軟硬件系統(tǒng)測試48-49
• 4.1.4 驗(yàn)證系統(tǒng)的整體測試49-52
• 4.1.5 Benchmark測試52-53
• 4.2 系統(tǒng)性能分析53
• 4.3 本章小結(jié)53-54
• 結(jié)論54-55
• 參考文獻(xiàn)55-59
• 致謝59

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 章瑋;;原型驗(yàn)證過程中的ASIC到FPGA的代碼轉(zhuǎn)換[J];今日電子;2006年07期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 蘇學(xué)穎;基于8051單片機(jī)IP軟核的優(yōu)化設(shè)計(jì)及應(yīng)用研究[D];西華大學(xué);2007年

  本文關(guān)鍵詞：一種基于Zynq FPGA的MCU內(nèi)核的驗(yàn)證平臺(tái)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：358257