因特網(wǎng)是由路由器構(gòu)成的網(wǎng)絡(luò),近年來因特網(wǎng)的迅猛發(fā)展和快速的推廣應(yīng)用,人們也向它提出了更高的帶寬和各種更復(fù)雜的服務(wù)需求。為適應(yīng)這種不斷發(fā)展的網(wǎng)絡(luò)需求,傳統(tǒng)網(wǎng)絡(luò)解決方案中路由器的硬件核心技術(shù)——通用處理器或?qū)Ｓ眉呻娐?由于自身因素無法同時滿足高速和靈活性兩方面的要求,逐漸讓位于高性能多核網(wǎng)絡(luò)處理器。這種專用于處理高速網(wǎng)絡(luò)數(shù)據(jù)分組的多核并行可編程嵌入式微處理器,結(jié)合了ASIC處理器的高速性能和RISC處理器的可編程所展現(xiàn)出的靈活性。如何利用相關(guān)軟件有效地對硬件進行控制,使硬件性能得到充分發(fā)揮,與高性能硬件相匹配的軟件系統(tǒng)研發(fā)就顯得尤為重要。本文以網(wǎng)絡(luò)處理器軟硬件體系結(jié)構(gòu)的相關(guān)研究為背景,闡述了基于多核網(wǎng)絡(luò)處理器的并行軟件設(shè)計研發(fā)的特點和重要性。重點對多核網(wǎng)絡(luò)處理器內(nèi)核軟件開發(fā)的基本原理和設(shè)計要求進行了深入研究。分析并明確了多核網(wǎng)絡(luò)處理器軟件開發(fā)與一般單核嵌入式系統(tǒng)開發(fā)的共性與個性。針對實際中的基于XDNP網(wǎng)絡(luò)處理器應(yīng)用系統(tǒng)開發(fā)板,提出XDNP內(nèi)核軟件驅(qū)動技術(shù)設(shè)計研發(fā)中較能充分體現(xiàn)多核并行軟件開發(fā)思想的關(guān)鍵技術(shù)環(huán)節(jié):嵌入式操作系統(tǒng)的引導(dǎo)和啟動、多核片上系統(tǒng)硬件的初始化配置、多核片上高速包處理... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 多核網(wǎng)絡(luò)處理器及其發(fā)展趨勢與應(yīng)用
    1.2 多核網(wǎng)絡(luò)處理器軟件開發(fā)及重要性
    1.3 本論文的主要工作與成果
    1.4 本論文的結(jié)構(gòu)安排
第二章 XDNP網(wǎng)絡(luò)處理器應(yīng)用系統(tǒng)的硬件原理
    2.1 XDNP網(wǎng)絡(luò)處理器硬件體系結(jié)構(gòu)
        2.1.1 XDNP片上通用處理器內(nèi)核
        2.1.2 高速包處理引擎
        2.1.3 存取功能控制單元
        2.1.4 高速數(shù)據(jù)接口模塊
    2.2 XDNP網(wǎng)絡(luò)處理器應(yīng)用系統(tǒng)板級設(shè)計
    2.3 小結(jié)
第三章 XDNP網(wǎng)絡(luò)處理器內(nèi)核軟件研發(fā)原理和要求
    3.1 XDNP網(wǎng)絡(luò)處理器的軟件體系結(jié)構(gòu)
    3.2 XDNP網(wǎng)絡(luò)處理器內(nèi)核系統(tǒng)軟件開發(fā)
    3.3 XDNP網(wǎng)絡(luò)處理器內(nèi)核應(yīng)用軟件開發(fā)
        3.3.1 XDNP片上通用處理器內(nèi)核開發(fā)API
        3.3.2 XDNP網(wǎng)絡(luò)處理器的內(nèi)核應(yīng)用軟件開發(fā)
    3.4 多核網(wǎng)絡(luò)處理器內(nèi)核軟件驅(qū)動開發(fā)中的關(guān)鍵環(huán)節(jié)
    3.5 小結(jié)
第四章 XDNP多核系統(tǒng)軟件驅(qū)動關(guān)鍵技術(shù)的研究
    4.1 基于XDNP的VxWorks引導(dǎo)啟動及片上通用處理器內(nèi)核初始化
        4.1.1 板級支持包和VxWorks引導(dǎo)程序
        4.1.2 XDNP系統(tǒng)中的VxWorks啟動過程方案設(shè)計
        4.1.3 基于XDNP的BSP相關(guān)參數(shù)的修改配置以及各映像的內(nèi)存分配
    4.2 片上高速包處理引擎配置及其應(yīng)用程序代碼加載技術(shù)
        4.2.1 高速包處理引擎的硬件初始化
        4.2.2 編譯后的高速包處理引擎應(yīng)用程序體系結(jié)構(gòu)分析
        4.2.3 高速包處理引擎應(yīng)用代碼的加載
    4.3 接口交換模塊的驅(qū)動技術(shù)
        4.3.1 高速數(shù)據(jù)接口模塊的初始化配置
        4.3.2 XDNP以太網(wǎng)接口設(shè)備（MAC器件）的基本初始化配置
        4.3.3 其它模塊的初始化配置
    4.4 多核片上系統(tǒng)的共享路由表技術(shù)
        4.4.1 路由表創(chuàng)建的理論基礎(chǔ)及其數(shù)據(jù)結(jié)構(gòu)
        4.4.2 共享靜態(tài)路由表創(chuàng)建過程設(shè)計
        4.4.3 片上高速包處理引擎對共享路由表的訪問
    4.5 小結(jié)
第五章 XDNP網(wǎng)絡(luò)處理器應(yīng)用系統(tǒng)功能實現(xiàn)與驗證
    5.1 開發(fā)環(huán)境與仿真驗證工具
        5.1.1 VxWorks的Tornad02.2 開發(fā)環(huán)境
        5.1.2 數(shù)據(jù)平面的軟件開發(fā)環(huán)境
        5.1.3 XDNP網(wǎng)絡(luò)處理器硬件驗證平臺
    5.2 硬件平臺驗證結(jié)果分析
        5.2.1 XDNP中操作系統(tǒng)VxWorks的引導(dǎo)啟動
        5.2.2 高速包處理引擎應(yīng)用程序加載
        5.2.3 片上多核共享路由表的創(chuàng)建
        5.2.4 共享路由表的訪問
    5.3 小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻
研究成果


【參考文獻】：
期刊論文
[1]網(wǎng)絡(luò)處理器技術(shù)與應(yīng)用[J]. 張艷伶,黃聲烈,王玉春.  吉林省教育學(xué)院學(xué)報. 2008(08)
[2]基于IXP1200網(wǎng)絡(luò)處理器的VxWorks產(chǎn)品映象設(shè)計[J]. 蔡一兵,石晶林.  計算機應(yīng)用與軟件. 2005(11)
[3]IXP1200網(wǎng)絡(luò)處理器多層次并行機制研究[J]. 劉鈺,趙榮彩,張錚,蘆陽.  微機發(fā)展. 2004(06)
[4]基于VxWorks的產(chǎn)品映象設(shè)計[J]. 鄭更生,鄭煒煜.  電子設(shè)計應(yīng)用. 2003(04)
[5]網(wǎng)絡(luò)處理器的分析與研究[J]. 譚章熹,林闖,任豐源,周文江.  軟件學(xué)報. 2003(02)
[6]路由器并行交換體系結(jié)構(gòu)的研究[J]. 王海濤,田暢,鄭少仁.  數(shù)據(jù)通信. 2001(03)



本文編號：3567996