隨著集成電路規(guī)模的不斷增大,單個芯片上集成了更多數(shù)量的晶體管,能夠完成更加復(fù)雜的功能。另外,由于日益緊迫的市場要求,芯片的設(shè)計周期變得很短,大量地運用預(yù)先設(shè)計好的標(biāo)準(zhǔn)IP模塊來構(gòu)建芯片的方法逐漸成為主流,這樣就會使集成電路的制造故障增多,同時電路的測試問題變得越來越棘手,于是提出了可測性設(shè)計。當(dāng)前在一些集成電路中,出于對測試周期和全速測試的考慮,即使是運用傳統(tǒng)的DFT（可測性設(shè)計）技術(shù),采用基于掃描鏈的測試方法,也還是難以滿足其測試的要求。然而,如果采用基于BIST（內(nèi)建自測試）的測試技術(shù),不但能夠減少測試周期還能實現(xiàn)全速測試。本文通過內(nèi)建自測試方法對4096點快速傅立葉變換（FFT）的專用集成電路（ASIC）進(jìn)行了可測性設(shè)計。第二章介紹了幾種可測性設(shè)計方法,比較了它們的特點,確定了各自的適用范圍。在此基礎(chǔ)上得到對FFT專用集成電路的可測性設(shè)計的整體方案,即采用內(nèi)建自測試的方法對其中的乘法器和存儲器進(jìn)行可測性設(shè)計。第三章對內(nèi)建自測試的各個組成部分的理論和電路結(jié)構(gòu)進(jìn)行了研究。第四章以FFT電路中高速的16×16位定點乘法器為例,實現(xiàn)了該乘法器功能電路的設(shè)計以及內(nèi)建自測試電路的設(shè)計。由于在... 

【文章來源】：江南大學(xué)江蘇省 211工程院校 教育部直屬院校

【文章頁數(shù)】：61 頁

【學(xué)位級別】：碩士

【部分圖文】：

取模LFSR的結(jié)構(gòu)

來產(chǎn)生偽隨機(jī)序列，也用與線性反饋移位寄存器相關(guān)的響應(yīng)壓縮技術(shù)。一、LFSR 用于響應(yīng)壓縮Frohwerk[15]通過簽名分析將 LFSR 引入到響應(yīng)壓縮。LFSR 可以用來做壓縮算法，循環(huán)冗余校驗的結(jié)構(gòu)，將電路的輸出按照時間排序，將它排列為一個按照降序的多項輸出，如果把這一多項式串行地送入到 LFSR 的低位，就相當(dāng)于輸入數(shù)據(jù)序列除以 L的特征多項式，那么當(dāng)最后一位輸入完畢，LFSR 的當(dāng)前值就是余數(shù)。下面舉例描述 LFSR 用在數(shù)據(jù)壓縮上的應(yīng)用。設(shè)一個 LFSR 的結(jié)構(gòu)如圖 3-4 所示[1

下面舉例描述 LFSR 用在數(shù)據(jù)壓縮上的應(yīng)用。設(shè)一個 LFSR 的結(jié)構(gòu)如圖 3-4 所示[16]。圖 3-4 使用 LPSR 的數(shù)據(jù)壓縮從上圖可以看出其特征多項式為5 3x + x + x+ 1，一串輸入序列為 01010001，表示為0 1 2 3 4 5 6 70 x + 1 x + 0 x + 1 x + 0 x + 0 x + 0 x + 1 x，即數(shù)據(jù)流表達(dá)式為3 7x + x + x。假設(shè)LFSR 的初值為 000000(這里初值可以為全零)。如圖 3-5 所示數(shù)據(jù)流多項式除以 LFSR 特征多項式的余數(shù)與 8 個周期后的 LFSR 中所剩的余數(shù)相同。那么在最后一位輸入完畢的時候，LFSR 的狀態(tài)為 01101，正是多項式的觸發(fā)得到的余數(shù)。

【參考文獻(xiàn)】：
期刊論文
[1]針對嵌入式Cache的內(nèi)建自測試算法[J]. 趙學(xué)梅,葉以正,陳春旭,時銳.  計算機(jī)輔助設(shè)計與圖形學(xué)學(xué)報. 2005(01)
[2]24位BOOTH乘法器核的一種有效BIST方法[J]. 方建平,郝躍,朱小安,史衛(wèi)東.  微電子學(xué). 2003(04)



本文編號：3566363