存儲器作為計(jì)算機(jī)中一個(gè)重要的部分,對計(jì)算機(jī)的整體性能起著關(guān)鍵性的作用。隨著存儲器頻率的提高,對控制器的要求也是越來越高。在對DDR2 SDRAM的操作中涉及了很多時(shí)間參數(shù),操作復(fù)雜。因此,怎樣有效、穩(wěn)定、快速地對DDR2 SDRAM進(jìn)行讀取便成了一個(gè)熱門而有意義的研究方向。本文的目的在于實(shí)現(xiàn)一個(gè)可移植的DDR2 SDRAM控制器,提供基本的讀取功能。在通過對DDR2 SDRAM控制器進(jìn)行深入的研究后,本文采用了自上而下的設(shè)計(jì)方法,用Verilog語言對其進(jìn)行實(shí)現(xiàn),并用Modelsim軟件進(jìn)行功能測試仿真。然后在本實(shí)驗(yàn)室自主開發(fā)的多內(nèi)核驗(yàn)證平臺——Altera StratixII EP2S180F1020開發(fā)板上用QuartusII軟件進(jìn)行后仿時(shí)序驗(yàn)證,并使用Quartus II軟件搭建一個(gè)可以進(jìn)行讀取驗(yàn)證的驗(yàn)證平臺。在設(shè)計(jì)過程中按功能區(qū)分將控制器分為大的三個(gè)模塊,分別為控制模塊、數(shù)據(jù)通道模塊、I/O模塊。這三個(gè)模塊又會因?yàn)楦髯跃唧w的任務(wù)而再進(jìn)行下一步模塊的劃分,譬如,控制模塊又將其拆分為初始化模塊和讀寫執(zhí)行模塊。這樣經(jīng)過一級一級的拆分和模塊化后,對于結(jié)構(gòu)上來說,可以做到一目了然,并且也... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：67 頁

【學(xué)位級別】：碩士

【部分圖文】：

DDR2SDRAM結(jié)構(gòu)圖

圖 2.2 DDR2 SDRAM 單個(gè) bank 結(jié)構(gòu)圖.1.2 DDR2 SDRAM 外部管腳介紹對DDR2 SDRAM的操作，其實(shí)就是對DDR2 SDRAM的管腳進(jìn)行操作，因此楚各個(gè)管腳的作用和意義對于控制器的設(shè)計(jì)有著至關(guān)重要的意義。表 2.1 分別說明了各個(gè)主要管腳的作用[4]：表 2.1 DDR2 SDRAM 外部管腳列表管腳名 方向 作用ADDR output 作為地址選擇，在命令加載模式下，作為加載命令，并在預(yù)充電時(shí)選擇是對所有組還是單組充電BA output bank選擇信號，并在命令加載模式下，作為寄存器選擇信號CKE output 時(shí)鐘使能信號，在器件配置后始終為高CLK、CLK# output 一對差分信號，提供給DDR2 SDRAM的時(shí)鐘信號，

圖 2.3 CLK/CLK#時(shí)鐘是 RAS#，CAS#，WE#這三個(gè)信號基本的命令輸入，如預(yù)充電、自動刷DRAM 的。 的讀寫操作原理DR2 SDRAM 進(jìn)行讀寫操作，就需要是隨機(jī)讀取的，這是因?yàn)樵贒DR2 SD一個(gè)表格一樣。尋址方式就像書目個(gè)列（Column），就能準(zhǔn)確的找到所陣列成為邏輯段（Logic Bank）[5]，

【參考文獻(xiàn)】：
期刊論文
[1]DDR2 SDRAM控制器的FPGA實(shí)現(xiàn)[J]. 須文波,胡丹.  江南大學(xué)學(xué)報(bào). 2006(02)
[2]DDR2 SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 趙天云,王洪迅,郭雷,畢篤彥.  微電子學(xué)與計(jì)算機(jī). 2005(03)
[3]異步FIFO的FPGA實(shí)現(xiàn)[J]. 王淼,宋晗.  微處理機(jī). 2004(04)

碩士論文
[1]DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn)[D]. 舒展.合肥工業(yè)大學(xué) 2009
[2]DDR2內(nèi)存控制器的模塊設(shè)計(jì)和驗(yàn)證平臺技術(shù)研究[D]. 張永志.合肥工業(yè)大學(xué) 2009
[3]DDR/DDR2接口的FIFO設(shè)計(jì)[D]. 李原.西安電子科技大學(xué) 2009
[4]DDR2 SDRAM控制器的設(shè)計(jì)與驗(yàn)證[D]. 范澤明.西安電子科技大學(xué) 2009



本文編號：3558507