存儲(chǔ)器進(jìn)行內(nèi)建自測(cè)試（Mernory built-in self-test, MBLST）時(shí),其功耗遠(yuǎn)遠(yuǎn)高于普通模式下的功耗,致使電路易損壞并降低了芯片成品率。針對(duì)上述問(wèn)題,提出了一種改進(jìn)的線性反饋移位寄存器,可在存儲(chǔ)器內(nèi)建自測(cè)試的地址序列生成過(guò)程中大幅降低翻轉(zhuǎn)率。首先基于優(yōu)化的地址分割比生成兩個(gè)優(yōu)化的、可逆的地址生成器,隨后利用時(shí)鐘信號(hào)分別控制兩個(gè)地址生成電路的時(shí)序關(guān)系,最后對(duì)64 k×32 SRAM的MBIST的地址生成器進(jìn)行了仿真驗(yàn)證。結(jié)果表明,改進(jìn)的結(jié)構(gòu)與傳統(tǒng)的線性反饋移位寄存器（Linear feedback shift register, LFSR）的地址生成結(jié)構(gòu)相比,地址序列間的翻轉(zhuǎn)率和動(dòng)態(tài)功耗分別降低了71.1%和68.2%,同時(shí)具有面積成本低、速度快等特點(diǎn)。 

【文章來(lái)源】：Journal of Measurement Science and Instrumentation. 2020,11(03)CSCD

【文章頁(yè)數(shù)】：6 頁(yè)

【文章目錄】：
0 Introduction
1 MBIST and power analysis
    1.1 Structure of MBIST
    1.2 March algorithm and power analysis
2 Improved LFSR address generator
    2.1 Design of reversible LFSR
    2.2 Optimized address partition
    2.3 Design of clock signal
3 Experiment and analysis
4 Conclusion



本文編號(hào)：3553973