嵌入式系統(tǒng)低功耗設(shè)計方法研究
發(fā)布時間:2021-11-24 00:24
隨著現(xiàn)代電子技術(shù)的不斷提高,芯片的集成度和速度也不斷提高,同時伴隨著移動設(shè)備需求的不斷增加,電路的功耗已經(jīng)成為繼速度、面積、可測性之后電路設(shè)計者必須考慮的因素。嵌入式系統(tǒng)的應(yīng)用也越來越廣泛。因此低功耗嵌入式體系結(jié)構(gòu)的研究已經(jīng)成為嵌入式設(shè)計的一個重要研究方向。本文在詳細分析了CMOS數(shù)字電路的功耗模型的基礎(chǔ)上,進一步探討了各種低功耗設(shè)計的方法。并分硬件和軟件兩方面綜合設(shè)計,最終在AT89S51單片機上進行了嵌入式系統(tǒng)低功耗的整體設(shè)計。通過研究和具體的方案實現(xiàn),證明合理地使用低功耗設(shè)計手段對于降低處理器的功耗是非常有效的,采用這種方式進行嵌入式系統(tǒng)的低功耗設(shè)計可以取得有效的成果。本文的主要貢獻有:硬件設(shè)計:本文提出一種基于LM2596線性電源的供電電路和由美國DALLAS公司推出的一種高性能、低功耗實時時鐘芯片設(shè)計方案,并給出實際連接方式。著重從硬件方面以最低功耗達到所需功能。軟件設(shè)計:本文以嵌入式實時操作系統(tǒng)μC/OSⅡ為例,討論了利用μC/OSⅡ內(nèi)核擴展接口將空閑任務(wù)接口修改;增加了一個睡眠隊列,并利用睡眠隊列進行低功耗調(diào)度,說明利用μC/OSⅡ內(nèi)核擴展接口實現(xiàn)一個低功耗系統(tǒng)的可行性。...
【文章來源】:湖南師范大學(xué)湖南省 211工程院校
【文章頁數(shù)】:61 頁
【學(xué)位級別】:碩士
【部分圖文】:
COM反相器的瞬間導(dǎo)通電流從圖2一1的波形圖還可以看到,石;與輸入信號的頻率有關(guān),頻率越高石,越大
在以上三種電路功耗中,CMOS電路充、放電功耗是主要的。CMOS電路的動態(tài)功耗主要是由于參數(shù)化的負載電容充放電造成的,它和具體邏輯單元的負載電容CL及供電電壓VDD的平方成正比,它是動態(tài)功耗的主要來源。只_全蘭2T公式(2一3)②冒險功耗模型〔l3j在實際的電路中,器件以及傳輸線都存在延時,這就可能導(dǎo)致器件由于輸入變化時刻的不同,輸出產(chǎn)生無法控制的、無用的(甚至有害)的跳變。這類跳變統(tǒng)稱位競爭冒險(Glitch)。A一畢書下綺譏_匕上已,七了一一了人理想r,.:際Y尸舒想j實翔;誣圖2一3競爭冒險產(chǎn)生原理
{、___一、八 j11,創(chuàng)剎ll!!,"圖2一 2cMos反相器的靜態(tài)漏電流在以上三種電路功耗中,CMOS電路充、放電功耗是主要的。CMOS電路的動態(tài)功耗主要是由于參數(shù)化的負載電容充放電造成的,它和具體邏輯單元的負載電容CL及供電電壓VDD的平方成正比,它是動態(tài)功耗的主要來源。只_全蘭2T公式(2一3)②冒險功耗模型〔l3j在實際的電路中,器件以及傳輸線都存在延時,這就可能導(dǎo)致器件由于輸入變化時刻的不同,輸出產(chǎn)生無法控制的、無用的(甚至有害)的跳變。這類跳變統(tǒng)稱位競爭冒險 (Glitch)。A一畢書下綺譏_匕上已,七了一一了人理想r,.:際Y尸舒想j實翔;誣圖2一3競爭冒險產(chǎn)生原理如圖2一3左圖所示一非門和與門組成的電路
【參考文獻】:
期刊論文
[1]嵌入式系統(tǒng)中軟件優(yōu)化的低功耗研究[J]. 王力生,夏志江. 單片機與嵌入式系統(tǒng)應(yīng)用. 2006(04)
[2]一種減少嵌入式處理器功耗的綜合DVS方法[J]. 楊雪金,南余榮,俞立. 計算機工程與應(yīng)用. 2005(14)
[3]低功耗編譯技術(shù)綜述[J]. 胡定磊,陳書明. 電子學(xué)報. 2005(04)
[4]動態(tài)時鐘配置下的SoC低功耗管理[J]. 張擁軍,楊軍,茆邦琴,胡晨. 單片機與嵌入式系統(tǒng)應(yīng)用. 2004(04)
[5]嵌入式系統(tǒng)面向低功耗的協(xié)同設(shè)計[J]. 吳業(yè)進,劉鋒. 單片機與嵌入式系統(tǒng)應(yīng)用. 2003(07)
[6]基于單片微處理器的應(yīng)用系統(tǒng)的低功耗設(shè)計技術(shù)[J]. 黃石紅,高偉,陳勇. 工業(yè)控制計算機. 2001(12)
[7]低功耗數(shù)字系統(tǒng)設(shè)計方法[J]. 梁宇,韓奇,魏同立,鄭茳. 東南大學(xué)學(xué)報(自然科學(xué)版). 2000(05)
[8]怎樣構(gòu)成低功耗單片機系統(tǒng)[J]. 趙曉安. 自動化儀表. 2000(06)
本文編號:3514918
【文章來源】:湖南師范大學(xué)湖南省 211工程院校
【文章頁數(shù)】:61 頁
【學(xué)位級別】:碩士
【部分圖文】:
COM反相器的瞬間導(dǎo)通電流從圖2一1的波形圖還可以看到,石;與輸入信號的頻率有關(guān),頻率越高石,越大
在以上三種電路功耗中,CMOS電路充、放電功耗是主要的。CMOS電路的動態(tài)功耗主要是由于參數(shù)化的負載電容充放電造成的,它和具體邏輯單元的負載電容CL及供電電壓VDD的平方成正比,它是動態(tài)功耗的主要來源。只_全蘭2T公式(2一3)②冒險功耗模型〔l3j在實際的電路中,器件以及傳輸線都存在延時,這就可能導(dǎo)致器件由于輸入變化時刻的不同,輸出產(chǎn)生無法控制的、無用的(甚至有害)的跳變。這類跳變統(tǒng)稱位競爭冒險(Glitch)。A一畢書下綺譏_匕上已,七了一一了人理想r,.:際Y尸舒想j實翔;誣圖2一3競爭冒險產(chǎn)生原理
{、___一、八 j11,創(chuàng)剎ll!!,"圖2一 2cMos反相器的靜態(tài)漏電流在以上三種電路功耗中,CMOS電路充、放電功耗是主要的。CMOS電路的動態(tài)功耗主要是由于參數(shù)化的負載電容充放電造成的,它和具體邏輯單元的負載電容CL及供電電壓VDD的平方成正比,它是動態(tài)功耗的主要來源。只_全蘭2T公式(2一3)②冒險功耗模型〔l3j在實際的電路中,器件以及傳輸線都存在延時,這就可能導(dǎo)致器件由于輸入變化時刻的不同,輸出產(chǎn)生無法控制的、無用的(甚至有害)的跳變。這類跳變統(tǒng)稱位競爭冒險 (Glitch)。A一畢書下綺譏_匕上已,七了一一了人理想r,.:際Y尸舒想j實翔;誣圖2一3競爭冒險產(chǎn)生原理如圖2一3左圖所示一非門和與門組成的電路
【參考文獻】:
期刊論文
[1]嵌入式系統(tǒng)中軟件優(yōu)化的低功耗研究[J]. 王力生,夏志江. 單片機與嵌入式系統(tǒng)應(yīng)用. 2006(04)
[2]一種減少嵌入式處理器功耗的綜合DVS方法[J]. 楊雪金,南余榮,俞立. 計算機工程與應(yīng)用. 2005(14)
[3]低功耗編譯技術(shù)綜述[J]. 胡定磊,陳書明. 電子學(xué)報. 2005(04)
[4]動態(tài)時鐘配置下的SoC低功耗管理[J]. 張擁軍,楊軍,茆邦琴,胡晨. 單片機與嵌入式系統(tǒng)應(yīng)用. 2004(04)
[5]嵌入式系統(tǒng)面向低功耗的協(xié)同設(shè)計[J]. 吳業(yè)進,劉鋒. 單片機與嵌入式系統(tǒng)應(yīng)用. 2003(07)
[6]基于單片微處理器的應(yīng)用系統(tǒng)的低功耗設(shè)計技術(shù)[J]. 黃石紅,高偉,陳勇. 工業(yè)控制計算機. 2001(12)
[7]低功耗數(shù)字系統(tǒng)設(shè)計方法[J]. 梁宇,韓奇,魏同立,鄭茳. 東南大學(xué)學(xué)報(自然科學(xué)版). 2000(05)
[8]怎樣構(gòu)成低功耗單片機系統(tǒng)[J]. 趙曉安. 自動化儀表. 2000(06)
本文編號:3514918
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3514918.html
最近更新
教材專著