發(fā)布時(shí)間：2021-11-23 16:51

　　通過對(duì)正余弦函數(shù)實(shí)現(xiàn)算法的研究,在傳統(tǒng)CORDIC算法的基礎(chǔ)上,提出了一種分層次超前進(jìn)位加法器,并以此為基本單元迭代完成了正余弦函數(shù)計(jì)算算法的設(shè)計(jì)。該算法采用TSMC 65nm gpg工藝,在Synopsys/syn10.03環(huán)境中綜合實(shí)現(xiàn),通過NC-SIM仿真和流片驗(yàn)證,加法器運(yùn)算時(shí)間由1.8ns減少到0.42ns,整個(gè)系統(tǒng)運(yùn)算吞吐量也相應(yīng)提高了3倍。 

【文章來源】：微電子學(xué). 2014,44(06)北大核心CSCD

【文章頁數(shù)】：5 頁

【部分圖文】：

圖５仿真結(jié)果通過仿真對(duì)該結(jié)構(gòu)的正余弦函數(shù)進(jìn)行了分析對(duì)

【參考文獻(xiàn)】：
期刊論文
[1]CORDIC算法在正余弦函數(shù)中的應(yīng)用及其FPGA實(shí)現(xiàn)[J]. �？玛�,曾岳南,陳平,覃曾攀.  計(jì)算機(jī)工程與應(yīng)用. 2013(07)
[2]基于CORDIC算法的DDS的FPGA設(shè)計(jì)與優(yōu)化[J]. 陳義和,佘磊,李交美.  微電子學(xué)與計(jì)算機(jī). 2012(08)
[3]基于CORDIC算法的高精度浮點(diǎn)超越函數(shù)的FPGA實(shí)現(xiàn)[J]. 李全,李曉歡,陳石平.  電子技術(shù)應(yīng)用. 2009(05)



本文編號(hào)：3514296